GCR_ECCIE

Macros
#define	MXC_F_GCR_ECCIE_RAM0_POS   0
#define	MXC_F_GCR_ECCIE_RAM0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM0_POS))
#define	MXC_F_GCR_ECCIE_RAM1_POS   1
#define	MXC_F_GCR_ECCIE_RAM1   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM1_POS))
#define	MXC_F_GCR_ECCIE_RAM2_POS   2
#define	MXC_F_GCR_ECCIE_RAM2   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM2_POS))
#define	MXC_F_GCR_ECCIE_RAM3_POS   3
#define	MXC_F_GCR_ECCIE_RAM3   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM3_POS))
#define	MXC_F_GCR_ECCIE_RAM4_POS   4
#define	MXC_F_GCR_ECCIE_RAM4   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM4_POS))

Detailed Description

ECC IRQ Enable Register.

Macro Definition Documentation

MXC_F_GCR_ECCIE_RAM0

#define MXC_F_GCR_ECCIE_RAM0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM0_POS))

ECCIE_RAM0 Mask

MXC_F_GCR_ECCIE_RAM0_POS

#define MXC_F_GCR_ECCIE_RAM0_POS   0

ECCIE_RAM0 Position

MXC_F_GCR_ECCIE_RAM1

#define MXC_F_GCR_ECCIE_RAM1   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM1_POS))

ECCIE_RAM1 Mask

MXC_F_GCR_ECCIE_RAM1_POS

#define MXC_F_GCR_ECCIE_RAM1_POS   1

ECCIE_RAM1 Position

MXC_F_GCR_ECCIE_RAM2

#define MXC_F_GCR_ECCIE_RAM2   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM2_POS))

ECCIE_RAM2 Mask

MXC_F_GCR_ECCIE_RAM2_POS

#define MXC_F_GCR_ECCIE_RAM2_POS   2

ECCIE_RAM2 Position

MXC_F_GCR_ECCIE_RAM3

#define MXC_F_GCR_ECCIE_RAM3   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM3_POS))

ECCIE_RAM3 Mask

MXC_F_GCR_ECCIE_RAM3_POS

#define MXC_F_GCR_ECCIE_RAM3_POS   3

ECCIE_RAM3 Position

MXC_F_GCR_ECCIE_RAM4

#define MXC_F_GCR_ECCIE_RAM4   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM4_POS))

ECCIE_RAM4 Mask

MXC_F_GCR_ECCIE_RAM4_POS

#define MXC_F_GCR_ECCIE_RAM4_POS   4

ECCIE_RAM4 Position