SPI_INT_FL

Macros
#define	MXC_F_SPI_INT_FL_TXTHRLD_POS   0
#define	MXC_F_SPI_INT_FL_TXTHRLD   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_TXTHRLD_POS))
#define	MXC_F_SPI_INT_FL_TXEMPTY_POS   1
#define	MXC_F_SPI_INT_FL_TXEMPTY   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_TXEMPTY_POS))
#define	MXC_F_SPI_INT_FL_RXTHRLD_POS   2
#define	MXC_F_SPI_INT_FL_RXTHRLD   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_RXTHRLD_POS))
#define	MXC_F_SPI_INT_FL_RXFULL_POS   3
#define	MXC_F_SPI_INT_FL_RXFULL   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_RXFULL_POS))
#define	MXC_F_SPI_INT_FL_SSA_POS   4
#define	MXC_F_SPI_INT_FL_SSA   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_SSA_POS))
#define	MXC_F_SPI_INT_FL_SSD_POS   5
#define	MXC_F_SPI_INT_FL_SSD   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_SSD_POS))
#define	MXC_F_SPI_INT_FL_FAULT_POS   8
#define	MXC_F_SPI_INT_FL_FAULT   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_FAULT_POS))
#define	MXC_F_SPI_INT_FL_ABORT_POS   9
#define	MXC_F_SPI_INT_FL_ABORT   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_ABORT_POS))
#define	MXC_F_SPI_INT_FL_MSTRDONE_POS   11
#define	MXC_F_SPI_INT_FL_MSTRDONE   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_MSTRDONE_POS))
#define	MXC_F_SPI_INT_FL_TXOVR_POS   12
#define	MXC_F_SPI_INT_FL_TXOVR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_TXOVR_POS))
#define	MXC_F_SPI_INT_FL_TXUNDR_POS   13
#define	MXC_F_SPI_INT_FL_TXUNDR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_TXUNDR_POS))
#define	MXC_F_SPI_INT_FL_RXOVR_POS   14
#define	MXC_F_SPI_INT_FL_RXOVR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_RXOVR_POS))
#define	MXC_F_SPI_INT_FL_RXUNDR_POS   15
#define	MXC_F_SPI_INT_FL_RXUNDR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_RXUNDR_POS))

Detailed Description

Register for reading and clearing interrupt flags. All bits are write 1 to clear.

Macro Definition Documentation

MXC_F_SPI_INT_FL_ABORT

#define MXC_F_SPI_INT_FL_ABORT   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_ABORT_POS))

INT_FL_ABORT Mask

MXC_F_SPI_INT_FL_ABORT_POS

#define MXC_F_SPI_INT_FL_ABORT_POS   9

INT_FL_ABORT Position

MXC_F_SPI_INT_FL_FAULT

#define MXC_F_SPI_INT_FL_FAULT   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_FAULT_POS))

INT_FL_FAULT Mask

MXC_F_SPI_INT_FL_FAULT_POS

#define MXC_F_SPI_INT_FL_FAULT_POS   8

INT_FL_FAULT Position

MXC_F_SPI_INT_FL_MSTRDONE

#define MXC_F_SPI_INT_FL_MSTRDONE   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_MSTRDONE_POS))

INT_FL_MSTRDONE Mask

MXC_F_SPI_INT_FL_MSTRDONE_POS

#define MXC_F_SPI_INT_FL_MSTRDONE_POS   11

INT_FL_MSTRDONE Position

MXC_F_SPI_INT_FL_RXFULL

#define MXC_F_SPI_INT_FL_RXFULL   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_RXFULL_POS))

INT_FL_RXFULL Mask

MXC_F_SPI_INT_FL_RXFULL_POS

#define MXC_F_SPI_INT_FL_RXFULL_POS   3

INT_FL_RXFULL Position

MXC_F_SPI_INT_FL_RXOVR

#define MXC_F_SPI_INT_FL_RXOVR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_RXOVR_POS))

INT_FL_RXOVR Mask

MXC_F_SPI_INT_FL_RXOVR_POS

#define MXC_F_SPI_INT_FL_RXOVR_POS   14

INT_FL_RXOVR Position

MXC_F_SPI_INT_FL_RXTHRLD

#define MXC_F_SPI_INT_FL_RXTHRLD   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_RXTHRLD_POS))

INT_FL_RXTHRLD Mask

MXC_F_SPI_INT_FL_RXTHRLD_POS

#define MXC_F_SPI_INT_FL_RXTHRLD_POS   2

INT_FL_RXTHRLD Position

MXC_F_SPI_INT_FL_RXUNDR

#define MXC_F_SPI_INT_FL_RXUNDR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_RXUNDR_POS))

INT_FL_RXUNDR Mask

MXC_F_SPI_INT_FL_RXUNDR_POS

#define MXC_F_SPI_INT_FL_RXUNDR_POS   15

INT_FL_RXUNDR Position

MXC_F_SPI_INT_FL_SSA

#define MXC_F_SPI_INT_FL_SSA   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_SSA_POS))

INT_FL_SSA Mask

MXC_F_SPI_INT_FL_SSA_POS

#define MXC_F_SPI_INT_FL_SSA_POS   4

INT_FL_SSA Position

MXC_F_SPI_INT_FL_SSD

#define MXC_F_SPI_INT_FL_SSD   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_SSD_POS))

INT_FL_SSD Mask

MXC_F_SPI_INT_FL_SSD_POS

#define MXC_F_SPI_INT_FL_SSD_POS   5

INT_FL_SSD Position

MXC_F_SPI_INT_FL_TXEMPTY

#define MXC_F_SPI_INT_FL_TXEMPTY   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_TXEMPTY_POS))

INT_FL_TXEMPTY Mask

MXC_F_SPI_INT_FL_TXEMPTY_POS

#define MXC_F_SPI_INT_FL_TXEMPTY_POS   1

INT_FL_TXEMPTY Position

MXC_F_SPI_INT_FL_TXOVR

#define MXC_F_SPI_INT_FL_TXOVR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_TXOVR_POS))

INT_FL_TXOVR Mask

MXC_F_SPI_INT_FL_TXOVR_POS

#define MXC_F_SPI_INT_FL_TXOVR_POS   12

INT_FL_TXOVR Position

MXC_F_SPI_INT_FL_TXTHRLD

#define MXC_F_SPI_INT_FL_TXTHRLD   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_TXTHRLD_POS))

INT_FL_TXTHRLD Mask

MXC_F_SPI_INT_FL_TXTHRLD_POS

#define MXC_F_SPI_INT_FL_TXTHRLD_POS   0

INT_FL_TXTHRLD Position

MXC_F_SPI_INT_FL_TXUNDR

#define MXC_F_SPI_INT_FL_TXUNDR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_FL_TXUNDR_POS))

INT_FL_TXUNDR Mask

MXC_F_SPI_INT_FL_TXUNDR_POS

#define MXC_F_SPI_INT_FL_TXUNDR_POS   13

INT_FL_TXUNDR Position