Macros
#define	MXC_F_DMA_CN_CH0_IEN_POS 0

#define	MXC_F_DMA_CN_CH0_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH0_IEN_POS))

#define	MXC_V_DMA_CN_CH0_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH0_IEN_DIS (MXC_V_DMA_CN_CH0_IEN_DIS << MXC_F_DMA_CN_CH0_IEN_POS)

#define	MXC_V_DMA_CN_CH0_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH0_IEN_EN (MXC_V_DMA_CN_CH0_IEN_EN << MXC_F_DMA_CN_CH0_IEN_POS)

#define	MXC_F_DMA_CN_CH1_IEN_POS 1

#define	MXC_F_DMA_CN_CH1_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH1_IEN_POS))

#define	MXC_V_DMA_CN_CH1_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH1_IEN_DIS (MXC_V_DMA_CN_CH1_IEN_DIS << MXC_F_DMA_CN_CH1_IEN_POS)

#define	MXC_V_DMA_CN_CH1_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH1_IEN_EN (MXC_V_DMA_CN_CH1_IEN_EN << MXC_F_DMA_CN_CH1_IEN_POS)

#define	MXC_F_DMA_CN_CH2_IEN_POS 2

#define	MXC_F_DMA_CN_CH2_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH2_IEN_POS))

#define	MXC_V_DMA_CN_CH2_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH2_IEN_DIS (MXC_V_DMA_CN_CH2_IEN_DIS << MXC_F_DMA_CN_CH2_IEN_POS)

#define	MXC_V_DMA_CN_CH2_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH2_IEN_EN (MXC_V_DMA_CN_CH2_IEN_EN << MXC_F_DMA_CN_CH2_IEN_POS)

#define	MXC_F_DMA_CN_CH3_IEN_POS 3

#define	MXC_F_DMA_CN_CH3_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH3_IEN_POS))

#define	MXC_V_DMA_CN_CH3_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH3_IEN_DIS (MXC_V_DMA_CN_CH3_IEN_DIS << MXC_F_DMA_CN_CH3_IEN_POS)

#define	MXC_V_DMA_CN_CH3_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH3_IEN_EN (MXC_V_DMA_CN_CH3_IEN_EN << MXC_F_DMA_CN_CH3_IEN_POS)

#define	MXC_F_DMA_CN_CH4_IEN_POS 4

#define	MXC_F_DMA_CN_CH4_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH4_IEN_POS))

#define	MXC_V_DMA_CN_CH4_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH4_IEN_DIS (MXC_V_DMA_CN_CH4_IEN_DIS << MXC_F_DMA_CN_CH4_IEN_POS)

#define	MXC_V_DMA_CN_CH4_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH4_IEN_EN (MXC_V_DMA_CN_CH4_IEN_EN << MXC_F_DMA_CN_CH4_IEN_POS)

#define	MXC_F_DMA_CN_CH5_IEN_POS 5

#define	MXC_F_DMA_CN_CH5_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH5_IEN_POS))

#define	MXC_V_DMA_CN_CH5_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH5_IEN_DIS (MXC_V_DMA_CN_CH5_IEN_DIS << MXC_F_DMA_CN_CH5_IEN_POS)

#define	MXC_V_DMA_CN_CH5_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH5_IEN_EN (MXC_V_DMA_CN_CH5_IEN_EN << MXC_F_DMA_CN_CH5_IEN_POS)

#define	MXC_F_DMA_CN_CH6_IEN_POS 6

#define	MXC_F_DMA_CN_CH6_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH6_IEN_POS))

#define	MXC_V_DMA_CN_CH6_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH6_IEN_DIS (MXC_V_DMA_CN_CH6_IEN_DIS << MXC_F_DMA_CN_CH6_IEN_POS)

#define	MXC_V_DMA_CN_CH6_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH6_IEN_EN (MXC_V_DMA_CN_CH6_IEN_EN << MXC_F_DMA_CN_CH6_IEN_POS)

#define	MXC_F_DMA_CN_CH7_IEN_POS 7

#define	MXC_F_DMA_CN_CH7_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH7_IEN_POS))

#define	MXC_V_DMA_CN_CH7_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH7_IEN_DIS (MXC_V_DMA_CN_CH7_IEN_DIS << MXC_F_DMA_CN_CH7_IEN_POS)

#define	MXC_V_DMA_CN_CH7_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH7_IEN_EN (MXC_V_DMA_CN_CH7_IEN_EN << MXC_F_DMA_CN_CH7_IEN_POS)

#define	MXC_F_DMA_CN_CH8_IEN_POS 8

#define	MXC_F_DMA_CN_CH8_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH8_IEN_POS))

#define	MXC_V_DMA_CN_CH8_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH8_IEN_DIS (MXC_V_DMA_CN_CH8_IEN_DIS << MXC_F_DMA_CN_CH8_IEN_POS)

#define	MXC_V_DMA_CN_CH8_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH8_IEN_EN (MXC_V_DMA_CN_CH8_IEN_EN << MXC_F_DMA_CN_CH8_IEN_POS)

#define	MXC_F_DMA_CN_CH9_IEN_POS 9

#define	MXC_F_DMA_CN_CH9_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH9_IEN_POS))

#define	MXC_V_DMA_CN_CH9_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH9_IEN_DIS (MXC_V_DMA_CN_CH9_IEN_DIS << MXC_F_DMA_CN_CH9_IEN_POS)

#define	MXC_V_DMA_CN_CH9_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH9_IEN_EN (MXC_V_DMA_CN_CH9_IEN_EN << MXC_F_DMA_CN_CH9_IEN_POS)

#define	MXC_F_DMA_CN_CH10_IEN_POS 10

#define	MXC_F_DMA_CN_CH10_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH10_IEN_POS))

#define	MXC_V_DMA_CN_CH10_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH10_IEN_DIS (MXC_V_DMA_CN_CH10_IEN_DIS << MXC_F_DMA_CN_CH10_IEN_POS)

#define	MXC_V_DMA_CN_CH10_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH10_IEN_EN (MXC_V_DMA_CN_CH10_IEN_EN << MXC_F_DMA_CN_CH10_IEN_POS)

#define	MXC_F_DMA_CN_CH11_IEN_POS 11

#define	MXC_F_DMA_CN_CH11_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH11_IEN_POS))

#define	MXC_V_DMA_CN_CH11_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH11_IEN_DIS (MXC_V_DMA_CN_CH11_IEN_DIS << MXC_F_DMA_CN_CH11_IEN_POS)

#define	MXC_V_DMA_CN_CH11_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH11_IEN_EN (MXC_V_DMA_CN_CH11_IEN_EN << MXC_F_DMA_CN_CH11_IEN_POS)

#define	MXC_F_DMA_CN_CH12_IEN_POS 12

#define	MXC_F_DMA_CN_CH12_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH12_IEN_POS))

#define	MXC_V_DMA_CN_CH12_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH12_IEN_DIS (MXC_V_DMA_CN_CH12_IEN_DIS << MXC_F_DMA_CN_CH12_IEN_POS)

#define	MXC_V_DMA_CN_CH12_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH12_IEN_EN (MXC_V_DMA_CN_CH12_IEN_EN << MXC_F_DMA_CN_CH12_IEN_POS)

#define	MXC_F_DMA_CN_CH13_IEN_POS 13

#define	MXC_F_DMA_CN_CH13_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH13_IEN_POS))

#define	MXC_V_DMA_CN_CH13_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH13_IEN_DIS (MXC_V_DMA_CN_CH13_IEN_DIS << MXC_F_DMA_CN_CH13_IEN_POS)

#define	MXC_V_DMA_CN_CH13_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH13_IEN_EN (MXC_V_DMA_CN_CH13_IEN_EN << MXC_F_DMA_CN_CH13_IEN_POS)

#define	MXC_F_DMA_CN_CH14_IEN_POS 14

#define	MXC_F_DMA_CN_CH14_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH14_IEN_POS))

#define	MXC_V_DMA_CN_CH14_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH14_IEN_DIS (MXC_V_DMA_CN_CH14_IEN_DIS << MXC_F_DMA_CN_CH14_IEN_POS)

#define	MXC_V_DMA_CN_CH14_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH14_IEN_EN (MXC_V_DMA_CN_CH14_IEN_EN << MXC_F_DMA_CN_CH14_IEN_POS)

#define	MXC_F_DMA_CN_CH15_IEN_POS 15

#define	MXC_F_DMA_CN_CH15_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH15_IEN_POS))

#define	MXC_V_DMA_CN_CH15_IEN_DIS ((uint32_t)0x0UL)

#define	MXC_S_DMA_CN_CH15_IEN_DIS (MXC_V_DMA_CN_CH15_IEN_DIS << MXC_F_DMA_CN_CH15_IEN_POS)

#define	MXC_V_DMA_CN_CH15_IEN_EN ((uint32_t)0x1UL)

#define	MXC_S_DMA_CN_CH15_IEN_EN (MXC_V_DMA_CN_CH15_IEN_EN << MXC_F_DMA_CN_CH15_IEN_POS)

Detailed Description

DMA Control Register.

Macro Definition Documentation

◆ MXC_F_DMA_CN_CH0_IEN

#define MXC_F_DMA_CN_CH0_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH0_IEN_POS))

CN_CH0_IEN Mask

◆ MXC_F_DMA_CN_CH0_IEN_POS

#define MXC_F_DMA_CN_CH0_IEN_POS 0

CN_CH0_IEN Position

◆ MXC_F_DMA_CN_CH10_IEN

#define MXC_F_DMA_CN_CH10_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH10_IEN_POS))

CN_CH10_IEN Mask

◆ MXC_F_DMA_CN_CH10_IEN_POS

#define MXC_F_DMA_CN_CH10_IEN_POS 10

CN_CH10_IEN Position

◆ MXC_F_DMA_CN_CH11_IEN

#define MXC_F_DMA_CN_CH11_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH11_IEN_POS))

CN_CH11_IEN Mask

◆ MXC_F_DMA_CN_CH11_IEN_POS

#define MXC_F_DMA_CN_CH11_IEN_POS 11

CN_CH11_IEN Position

◆ MXC_F_DMA_CN_CH12_IEN

#define MXC_F_DMA_CN_CH12_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH12_IEN_POS))

CN_CH12_IEN Mask

◆ MXC_F_DMA_CN_CH12_IEN_POS

#define MXC_F_DMA_CN_CH12_IEN_POS 12

CN_CH12_IEN Position

◆ MXC_F_DMA_CN_CH13_IEN

#define MXC_F_DMA_CN_CH13_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH13_IEN_POS))

CN_CH13_IEN Mask

◆ MXC_F_DMA_CN_CH13_IEN_POS

#define MXC_F_DMA_CN_CH13_IEN_POS 13

CN_CH13_IEN Position

◆ MXC_F_DMA_CN_CH14_IEN

#define MXC_F_DMA_CN_CH14_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH14_IEN_POS))

CN_CH14_IEN Mask

◆ MXC_F_DMA_CN_CH14_IEN_POS

#define MXC_F_DMA_CN_CH14_IEN_POS 14

CN_CH14_IEN Position

◆ MXC_F_DMA_CN_CH15_IEN

#define MXC_F_DMA_CN_CH15_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH15_IEN_POS))

CN_CH15_IEN Mask

◆ MXC_F_DMA_CN_CH15_IEN_POS

#define MXC_F_DMA_CN_CH15_IEN_POS 15

CN_CH15_IEN Position

◆ MXC_F_DMA_CN_CH1_IEN

#define MXC_F_DMA_CN_CH1_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH1_IEN_POS))

CN_CH1_IEN Mask

◆ MXC_F_DMA_CN_CH1_IEN_POS

#define MXC_F_DMA_CN_CH1_IEN_POS 1

CN_CH1_IEN Position

◆ MXC_F_DMA_CN_CH2_IEN

#define MXC_F_DMA_CN_CH2_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH2_IEN_POS))

CN_CH2_IEN Mask

◆ MXC_F_DMA_CN_CH2_IEN_POS

#define MXC_F_DMA_CN_CH2_IEN_POS 2

CN_CH2_IEN Position

◆ MXC_F_DMA_CN_CH3_IEN

#define MXC_F_DMA_CN_CH3_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH3_IEN_POS))

CN_CH3_IEN Mask

◆ MXC_F_DMA_CN_CH3_IEN_POS

#define MXC_F_DMA_CN_CH3_IEN_POS 3

CN_CH3_IEN Position

◆ MXC_F_DMA_CN_CH4_IEN

#define MXC_F_DMA_CN_CH4_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH4_IEN_POS))

CN_CH4_IEN Mask

◆ MXC_F_DMA_CN_CH4_IEN_POS

#define MXC_F_DMA_CN_CH4_IEN_POS 4

CN_CH4_IEN Position

◆ MXC_F_DMA_CN_CH5_IEN

#define MXC_F_DMA_CN_CH5_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH5_IEN_POS))

CN_CH5_IEN Mask

◆ MXC_F_DMA_CN_CH5_IEN_POS

#define MXC_F_DMA_CN_CH5_IEN_POS 5

CN_CH5_IEN Position

◆ MXC_F_DMA_CN_CH6_IEN

#define MXC_F_DMA_CN_CH6_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH6_IEN_POS))

CN_CH6_IEN Mask

◆ MXC_F_DMA_CN_CH6_IEN_POS

#define MXC_F_DMA_CN_CH6_IEN_POS 6

CN_CH6_IEN Position

◆ MXC_F_DMA_CN_CH7_IEN

#define MXC_F_DMA_CN_CH7_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH7_IEN_POS))

CN_CH7_IEN Mask

◆ MXC_F_DMA_CN_CH7_IEN_POS

#define MXC_F_DMA_CN_CH7_IEN_POS 7

CN_CH7_IEN Position

◆ MXC_F_DMA_CN_CH8_IEN

#define MXC_F_DMA_CN_CH8_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH8_IEN_POS))

CN_CH8_IEN Mask

◆ MXC_F_DMA_CN_CH8_IEN_POS

#define MXC_F_DMA_CN_CH8_IEN_POS 8

CN_CH8_IEN Position

◆ MXC_F_DMA_CN_CH9_IEN

#define MXC_F_DMA_CN_CH9_IEN ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH9_IEN_POS))

CN_CH9_IEN Mask

◆ MXC_F_DMA_CN_CH9_IEN_POS

#define MXC_F_DMA_CN_CH9_IEN_POS 9

CN_CH9_IEN Position

◆ MXC_S_DMA_CN_CH0_IEN_DIS

#define MXC_S_DMA_CN_CH0_IEN_DIS (MXC_V_DMA_CN_CH0_IEN_DIS << MXC_F_DMA_CN_CH0_IEN_POS)

CN_CH0_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH0_IEN_EN

#define MXC_S_DMA_CN_CH0_IEN_EN (MXC_V_DMA_CN_CH0_IEN_EN << MXC_F_DMA_CN_CH0_IEN_POS)

CN_CH0_IEN_EN Setting

◆ MXC_S_DMA_CN_CH10_IEN_DIS

#define MXC_S_DMA_CN_CH10_IEN_DIS (MXC_V_DMA_CN_CH10_IEN_DIS << MXC_F_DMA_CN_CH10_IEN_POS)

CN_CH10_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH10_IEN_EN

#define MXC_S_DMA_CN_CH10_IEN_EN (MXC_V_DMA_CN_CH10_IEN_EN << MXC_F_DMA_CN_CH10_IEN_POS)

CN_CH10_IEN_EN Setting

◆ MXC_S_DMA_CN_CH11_IEN_DIS

#define MXC_S_DMA_CN_CH11_IEN_DIS (MXC_V_DMA_CN_CH11_IEN_DIS << MXC_F_DMA_CN_CH11_IEN_POS)

CN_CH11_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH11_IEN_EN

#define MXC_S_DMA_CN_CH11_IEN_EN (MXC_V_DMA_CN_CH11_IEN_EN << MXC_F_DMA_CN_CH11_IEN_POS)

CN_CH11_IEN_EN Setting

◆ MXC_S_DMA_CN_CH12_IEN_DIS

#define MXC_S_DMA_CN_CH12_IEN_DIS (MXC_V_DMA_CN_CH12_IEN_DIS << MXC_F_DMA_CN_CH12_IEN_POS)

CN_CH12_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH12_IEN_EN

#define MXC_S_DMA_CN_CH12_IEN_EN (MXC_V_DMA_CN_CH12_IEN_EN << MXC_F_DMA_CN_CH12_IEN_POS)

CN_CH12_IEN_EN Setting

◆ MXC_S_DMA_CN_CH13_IEN_DIS

#define MXC_S_DMA_CN_CH13_IEN_DIS (MXC_V_DMA_CN_CH13_IEN_DIS << MXC_F_DMA_CN_CH13_IEN_POS)

CN_CH13_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH13_IEN_EN

#define MXC_S_DMA_CN_CH13_IEN_EN (MXC_V_DMA_CN_CH13_IEN_EN << MXC_F_DMA_CN_CH13_IEN_POS)

CN_CH13_IEN_EN Setting

◆ MXC_S_DMA_CN_CH14_IEN_DIS

#define MXC_S_DMA_CN_CH14_IEN_DIS (MXC_V_DMA_CN_CH14_IEN_DIS << MXC_F_DMA_CN_CH14_IEN_POS)

CN_CH14_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH14_IEN_EN

#define MXC_S_DMA_CN_CH14_IEN_EN (MXC_V_DMA_CN_CH14_IEN_EN << MXC_F_DMA_CN_CH14_IEN_POS)

CN_CH14_IEN_EN Setting

◆ MXC_S_DMA_CN_CH15_IEN_DIS

#define MXC_S_DMA_CN_CH15_IEN_DIS (MXC_V_DMA_CN_CH15_IEN_DIS << MXC_F_DMA_CN_CH15_IEN_POS)

CN_CH15_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH15_IEN_EN

#define MXC_S_DMA_CN_CH15_IEN_EN (MXC_V_DMA_CN_CH15_IEN_EN << MXC_F_DMA_CN_CH15_IEN_POS)

CN_CH15_IEN_EN Setting

◆ MXC_S_DMA_CN_CH1_IEN_DIS

#define MXC_S_DMA_CN_CH1_IEN_DIS (MXC_V_DMA_CN_CH1_IEN_DIS << MXC_F_DMA_CN_CH1_IEN_POS)

CN_CH1_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH1_IEN_EN

#define MXC_S_DMA_CN_CH1_IEN_EN (MXC_V_DMA_CN_CH1_IEN_EN << MXC_F_DMA_CN_CH1_IEN_POS)

CN_CH1_IEN_EN Setting

◆ MXC_S_DMA_CN_CH2_IEN_DIS

#define MXC_S_DMA_CN_CH2_IEN_DIS (MXC_V_DMA_CN_CH2_IEN_DIS << MXC_F_DMA_CN_CH2_IEN_POS)

CN_CH2_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH2_IEN_EN

#define MXC_S_DMA_CN_CH2_IEN_EN (MXC_V_DMA_CN_CH2_IEN_EN << MXC_F_DMA_CN_CH2_IEN_POS)

CN_CH2_IEN_EN Setting

◆ MXC_S_DMA_CN_CH3_IEN_DIS

#define MXC_S_DMA_CN_CH3_IEN_DIS (MXC_V_DMA_CN_CH3_IEN_DIS << MXC_F_DMA_CN_CH3_IEN_POS)

CN_CH3_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH3_IEN_EN

#define MXC_S_DMA_CN_CH3_IEN_EN (MXC_V_DMA_CN_CH3_IEN_EN << MXC_F_DMA_CN_CH3_IEN_POS)

CN_CH3_IEN_EN Setting

◆ MXC_S_DMA_CN_CH4_IEN_DIS

#define MXC_S_DMA_CN_CH4_IEN_DIS (MXC_V_DMA_CN_CH4_IEN_DIS << MXC_F_DMA_CN_CH4_IEN_POS)

CN_CH4_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH4_IEN_EN

#define MXC_S_DMA_CN_CH4_IEN_EN (MXC_V_DMA_CN_CH4_IEN_EN << MXC_F_DMA_CN_CH4_IEN_POS)

CN_CH4_IEN_EN Setting

◆ MXC_S_DMA_CN_CH5_IEN_DIS

#define MXC_S_DMA_CN_CH5_IEN_DIS (MXC_V_DMA_CN_CH5_IEN_DIS << MXC_F_DMA_CN_CH5_IEN_POS)

CN_CH5_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH5_IEN_EN

#define MXC_S_DMA_CN_CH5_IEN_EN (MXC_V_DMA_CN_CH5_IEN_EN << MXC_F_DMA_CN_CH5_IEN_POS)

CN_CH5_IEN_EN Setting

◆ MXC_S_DMA_CN_CH6_IEN_DIS

#define MXC_S_DMA_CN_CH6_IEN_DIS (MXC_V_DMA_CN_CH6_IEN_DIS << MXC_F_DMA_CN_CH6_IEN_POS)

CN_CH6_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH6_IEN_EN

#define MXC_S_DMA_CN_CH6_IEN_EN (MXC_V_DMA_CN_CH6_IEN_EN << MXC_F_DMA_CN_CH6_IEN_POS)

CN_CH6_IEN_EN Setting

◆ MXC_S_DMA_CN_CH7_IEN_DIS

#define MXC_S_DMA_CN_CH7_IEN_DIS (MXC_V_DMA_CN_CH7_IEN_DIS << MXC_F_DMA_CN_CH7_IEN_POS)

CN_CH7_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH7_IEN_EN

#define MXC_S_DMA_CN_CH7_IEN_EN (MXC_V_DMA_CN_CH7_IEN_EN << MXC_F_DMA_CN_CH7_IEN_POS)

CN_CH7_IEN_EN Setting

◆ MXC_S_DMA_CN_CH8_IEN_DIS

#define MXC_S_DMA_CN_CH8_IEN_DIS (MXC_V_DMA_CN_CH8_IEN_DIS << MXC_F_DMA_CN_CH8_IEN_POS)

CN_CH8_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH8_IEN_EN

#define MXC_S_DMA_CN_CH8_IEN_EN (MXC_V_DMA_CN_CH8_IEN_EN << MXC_F_DMA_CN_CH8_IEN_POS)

CN_CH8_IEN_EN Setting

◆ MXC_S_DMA_CN_CH9_IEN_DIS

#define MXC_S_DMA_CN_CH9_IEN_DIS (MXC_V_DMA_CN_CH9_IEN_DIS << MXC_F_DMA_CN_CH9_IEN_POS)

CN_CH9_IEN_DIS Setting

◆ MXC_S_DMA_CN_CH9_IEN_EN

#define MXC_S_DMA_CN_CH9_IEN_EN (MXC_V_DMA_CN_CH9_IEN_EN << MXC_F_DMA_CN_CH9_IEN_POS)

CN_CH9_IEN_EN Setting

◆ MXC_V_DMA_CN_CH0_IEN_DIS

#define MXC_V_DMA_CN_CH0_IEN_DIS ((uint32_t)0x0UL)

CN_CH0_IEN_DIS Value

◆ MXC_V_DMA_CN_CH0_IEN_EN

#define MXC_V_DMA_CN_CH0_IEN_EN ((uint32_t)0x1UL)

CN_CH0_IEN_EN Value

◆ MXC_V_DMA_CN_CH10_IEN_DIS

#define MXC_V_DMA_CN_CH10_IEN_DIS ((uint32_t)0x0UL)

CN_CH10_IEN_DIS Value

◆ MXC_V_DMA_CN_CH10_IEN_EN

#define MXC_V_DMA_CN_CH10_IEN_EN ((uint32_t)0x1UL)

CN_CH10_IEN_EN Value

◆ MXC_V_DMA_CN_CH11_IEN_DIS

#define MXC_V_DMA_CN_CH11_IEN_DIS ((uint32_t)0x0UL)

CN_CH11_IEN_DIS Value

◆ MXC_V_DMA_CN_CH11_IEN_EN

#define MXC_V_DMA_CN_CH11_IEN_EN ((uint32_t)0x1UL)

CN_CH11_IEN_EN Value

◆ MXC_V_DMA_CN_CH12_IEN_DIS

#define MXC_V_DMA_CN_CH12_IEN_DIS ((uint32_t)0x0UL)

CN_CH12_IEN_DIS Value

◆ MXC_V_DMA_CN_CH12_IEN_EN

#define MXC_V_DMA_CN_CH12_IEN_EN ((uint32_t)0x1UL)

CN_CH12_IEN_EN Value

◆ MXC_V_DMA_CN_CH13_IEN_DIS

#define MXC_V_DMA_CN_CH13_IEN_DIS ((uint32_t)0x0UL)

CN_CH13_IEN_DIS Value

◆ MXC_V_DMA_CN_CH13_IEN_EN

#define MXC_V_DMA_CN_CH13_IEN_EN ((uint32_t)0x1UL)

CN_CH13_IEN_EN Value

◆ MXC_V_DMA_CN_CH14_IEN_DIS

#define MXC_V_DMA_CN_CH14_IEN_DIS ((uint32_t)0x0UL)

CN_CH14_IEN_DIS Value

◆ MXC_V_DMA_CN_CH14_IEN_EN

#define MXC_V_DMA_CN_CH14_IEN_EN ((uint32_t)0x1UL)

CN_CH14_IEN_EN Value

◆ MXC_V_DMA_CN_CH15_IEN_DIS

#define MXC_V_DMA_CN_CH15_IEN_DIS ((uint32_t)0x0UL)

CN_CH15_IEN_DIS Value

◆ MXC_V_DMA_CN_CH15_IEN_EN

#define MXC_V_DMA_CN_CH15_IEN_EN ((uint32_t)0x1UL)

CN_CH15_IEN_EN Value

◆ MXC_V_DMA_CN_CH1_IEN_DIS

#define MXC_V_DMA_CN_CH1_IEN_DIS ((uint32_t)0x0UL)

CN_CH1_IEN_DIS Value

◆ MXC_V_DMA_CN_CH1_IEN_EN

#define MXC_V_DMA_CN_CH1_IEN_EN ((uint32_t)0x1UL)

CN_CH1_IEN_EN Value

◆ MXC_V_DMA_CN_CH2_IEN_DIS

#define MXC_V_DMA_CN_CH2_IEN_DIS ((uint32_t)0x0UL)

CN_CH2_IEN_DIS Value

◆ MXC_V_DMA_CN_CH2_IEN_EN

#define MXC_V_DMA_CN_CH2_IEN_EN ((uint32_t)0x1UL)

CN_CH2_IEN_EN Value

◆ MXC_V_DMA_CN_CH3_IEN_DIS

#define MXC_V_DMA_CN_CH3_IEN_DIS ((uint32_t)0x0UL)

CN_CH3_IEN_DIS Value

◆ MXC_V_DMA_CN_CH3_IEN_EN

#define MXC_V_DMA_CN_CH3_IEN_EN ((uint32_t)0x1UL)

CN_CH3_IEN_EN Value

◆ MXC_V_DMA_CN_CH4_IEN_DIS

#define MXC_V_DMA_CN_CH4_IEN_DIS ((uint32_t)0x0UL)

CN_CH4_IEN_DIS Value

◆ MXC_V_DMA_CN_CH4_IEN_EN

#define MXC_V_DMA_CN_CH4_IEN_EN ((uint32_t)0x1UL)

CN_CH4_IEN_EN Value

◆ MXC_V_DMA_CN_CH5_IEN_DIS

#define MXC_V_DMA_CN_CH5_IEN_DIS ((uint32_t)0x0UL)

CN_CH5_IEN_DIS Value

◆ MXC_V_DMA_CN_CH5_IEN_EN

#define MXC_V_DMA_CN_CH5_IEN_EN ((uint32_t)0x1UL)

CN_CH5_IEN_EN Value

◆ MXC_V_DMA_CN_CH6_IEN_DIS

#define MXC_V_DMA_CN_CH6_IEN_DIS ((uint32_t)0x0UL)

CN_CH6_IEN_DIS Value

◆ MXC_V_DMA_CN_CH6_IEN_EN

#define MXC_V_DMA_CN_CH6_IEN_EN ((uint32_t)0x1UL)

CN_CH6_IEN_EN Value

◆ MXC_V_DMA_CN_CH7_IEN_DIS

#define MXC_V_DMA_CN_CH7_IEN_DIS ((uint32_t)0x0UL)

CN_CH7_IEN_DIS Value

◆ MXC_V_DMA_CN_CH7_IEN_EN

#define MXC_V_DMA_CN_CH7_IEN_EN ((uint32_t)0x1UL)

CN_CH7_IEN_EN Value

◆ MXC_V_DMA_CN_CH8_IEN_DIS

#define MXC_V_DMA_CN_CH8_IEN_DIS ((uint32_t)0x0UL)

CN_CH8_IEN_DIS Value

◆ MXC_V_DMA_CN_CH8_IEN_EN

#define MXC_V_DMA_CN_CH8_IEN_EN ((uint32_t)0x1UL)

CN_CH8_IEN_EN Value

◆ MXC_V_DMA_CN_CH9_IEN_DIS

#define MXC_V_DMA_CN_CH9_IEN_DIS ((uint32_t)0x0UL)

CN_CH9_IEN_DIS Value

◆ MXC_V_DMA_CN_CH9_IEN_EN

#define MXC_V_DMA_CN_CH9_IEN_EN ((uint32_t)0x1UL)

CN_CH9_IEN_EN Value

Macros