DMA_INT_EN

Macros
#define	MXC_F_DMA_INT_EN_CHIEN_POS   0
#define	MXC_F_DMA_INT_EN_CHIEN   ((uint32_t)(0xFUL << MXC_F_DMA_INT_EN_CHIEN_POS))
#define	MXC_V_DMA_INT_EN_CHIEN_DIS   ((uint32_t)0x0UL)
#define	MXC_S_DMA_INT_EN_CHIEN_DIS   (MXC_V_DMA_INT_EN_CHIEN_DIS << MXC_F_DMA_INT_EN_CHIEN_POS)
#define	MXC_V_DMA_INT_EN_CHIEN_EN   ((uint32_t)0x1UL)
#define	MXC_S_DMA_INT_EN_CHIEN_EN   (MXC_V_DMA_INT_EN_CHIEN_EN << MXC_F_DMA_INT_EN_CHIEN_POS)

Detailed Description

DMA Control Register.

Macro Definition Documentation

MXC_F_DMA_INT_EN_CHIEN

#define MXC_F_DMA_INT_EN_CHIEN   ((uint32_t)(0xFUL << MXC_F_DMA_INT_EN_CHIEN_POS))

INT_EN_CHIEN Mask

MXC_F_DMA_INT_EN_CHIEN_POS

#define MXC_F_DMA_INT_EN_CHIEN_POS   0

INT_EN_CHIEN Position

MXC_S_DMA_INT_EN_CHIEN_DIS

#define MXC_S_DMA_INT_EN_CHIEN_DIS   (MXC_V_DMA_INT_EN_CHIEN_DIS << MXC_F_DMA_INT_EN_CHIEN_POS)

INT_EN_CHIEN_DIS Setting

MXC_S_DMA_INT_EN_CHIEN_EN

#define MXC_S_DMA_INT_EN_CHIEN_EN   (MXC_V_DMA_INT_EN_CHIEN_EN << MXC_F_DMA_INT_EN_CHIEN_POS)

INT_EN_CHIEN_EN Setting

MXC_V_DMA_INT_EN_CHIEN_DIS

#define MXC_V_DMA_INT_EN_CHIEN_DIS   ((uint32_t)0x0UL)

INT_EN_CHIEN_DIS Value

MXC_V_DMA_INT_EN_CHIEN_EN

#define MXC_V_DMA_INT_EN_CHIEN_EN   ((uint32_t)0x1UL)

INT_EN_CHIEN_EN Value