SPI_INT_EN

Macros
#define	MXC_F_SPI_INT_EN_TX_LEVEL_POS   0
#define	MXC_F_SPI_INT_EN_TX_LEVEL   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_LEVEL_POS))
#define	MXC_F_SPI_INT_EN_TX_EMPTY_POS   1
#define	MXC_F_SPI_INT_EN_TX_EMPTY   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_EMPTY_POS))
#define	MXC_F_SPI_INT_EN_RX_LEVEL_POS   2
#define	MXC_F_SPI_INT_EN_RX_LEVEL   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_LEVEL_POS))
#define	MXC_F_SPI_INT_EN_RX_FULL_POS   3
#define	MXC_F_SPI_INT_EN_RX_FULL   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_FULL_POS))
#define	MXC_F_SPI_INT_EN_SSA_POS   4
#define	MXC_F_SPI_INT_EN_SSA   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_SSA_POS))
#define	MXC_F_SPI_INT_EN_SSD_POS   5
#define	MXC_F_SPI_INT_EN_SSD   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_SSD_POS))
#define	MXC_F_SPI_INT_EN_FAULT_POS   8
#define	MXC_F_SPI_INT_EN_FAULT   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_FAULT_POS))
#define	MXC_F_SPI_INT_EN_ABORT_POS   9
#define	MXC_F_SPI_INT_EN_ABORT   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_ABORT_POS))
#define	MXC_F_SPI_INT_EN_M_DONE_POS   11
#define	MXC_F_SPI_INT_EN_M_DONE   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_M_DONE_POS))
#define	MXC_F_SPI_INT_EN_TX_OVR_POS   12
#define	MXC_F_SPI_INT_EN_TX_OVR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_OVR_POS))
#define	MXC_F_SPI_INT_EN_TX_UND_POS   13
#define	MXC_F_SPI_INT_EN_TX_UND   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_UND_POS))
#define	MXC_F_SPI_INT_EN_RX_OVR_POS   14
#define	MXC_F_SPI_INT_EN_RX_OVR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_OVR_POS))
#define	MXC_F_SPI_INT_EN_RX_UND_POS   15
#define	MXC_F_SPI_INT_EN_RX_UND   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_UND_POS))

Detailed Description

Register for enabling interrupts.

Macro Definition Documentation

MXC_F_SPI_INT_EN_ABORT

#define MXC_F_SPI_INT_EN_ABORT   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_ABORT_POS))

INT_EN_ABORT Mask

MXC_F_SPI_INT_EN_ABORT_POS

#define MXC_F_SPI_INT_EN_ABORT_POS   9

INT_EN_ABORT Position

MXC_F_SPI_INT_EN_FAULT

#define MXC_F_SPI_INT_EN_FAULT   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_FAULT_POS))

INT_EN_FAULT Mask

MXC_F_SPI_INT_EN_FAULT_POS

#define MXC_F_SPI_INT_EN_FAULT_POS   8

INT_EN_FAULT Position

MXC_F_SPI_INT_EN_M_DONE

#define MXC_F_SPI_INT_EN_M_DONE   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_M_DONE_POS))

INT_EN_M_DONE Mask

MXC_F_SPI_INT_EN_M_DONE_POS

#define MXC_F_SPI_INT_EN_M_DONE_POS   11

INT_EN_M_DONE Position

MXC_F_SPI_INT_EN_RX_FULL

#define MXC_F_SPI_INT_EN_RX_FULL   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_FULL_POS))

INT_EN_RX_FULL Mask

MXC_F_SPI_INT_EN_RX_FULL_POS

#define MXC_F_SPI_INT_EN_RX_FULL_POS   3

INT_EN_RX_FULL Position

MXC_F_SPI_INT_EN_RX_LEVEL

#define MXC_F_SPI_INT_EN_RX_LEVEL   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_LEVEL_POS))

INT_EN_RX_LEVEL Mask

MXC_F_SPI_INT_EN_RX_LEVEL_POS

#define MXC_F_SPI_INT_EN_RX_LEVEL_POS   2

INT_EN_RX_LEVEL Position

MXC_F_SPI_INT_EN_RX_OVR

#define MXC_F_SPI_INT_EN_RX_OVR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_OVR_POS))

INT_EN_RX_OVR Mask

MXC_F_SPI_INT_EN_RX_OVR_POS

#define MXC_F_SPI_INT_EN_RX_OVR_POS   14

INT_EN_RX_OVR Position

MXC_F_SPI_INT_EN_RX_UND

#define MXC_F_SPI_INT_EN_RX_UND   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_UND_POS))

INT_EN_RX_UND Mask

MXC_F_SPI_INT_EN_RX_UND_POS

#define MXC_F_SPI_INT_EN_RX_UND_POS   15

INT_EN_RX_UND Position

MXC_F_SPI_INT_EN_SSA

#define MXC_F_SPI_INT_EN_SSA   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_SSA_POS))

INT_EN_SSA Mask

MXC_F_SPI_INT_EN_SSA_POS

#define MXC_F_SPI_INT_EN_SSA_POS   4

INT_EN_SSA Position

MXC_F_SPI_INT_EN_SSD

#define MXC_F_SPI_INT_EN_SSD   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_SSD_POS))

INT_EN_SSD Mask

MXC_F_SPI_INT_EN_SSD_POS

#define MXC_F_SPI_INT_EN_SSD_POS   5

INT_EN_SSD Position

MXC_F_SPI_INT_EN_TX_EMPTY

#define MXC_F_SPI_INT_EN_TX_EMPTY   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_EMPTY_POS))

INT_EN_TX_EMPTY Mask

MXC_F_SPI_INT_EN_TX_EMPTY_POS

#define MXC_F_SPI_INT_EN_TX_EMPTY_POS   1

INT_EN_TX_EMPTY Position

MXC_F_SPI_INT_EN_TX_LEVEL

#define MXC_F_SPI_INT_EN_TX_LEVEL   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_LEVEL_POS))

INT_EN_TX_LEVEL Mask

MXC_F_SPI_INT_EN_TX_LEVEL_POS

#define MXC_F_SPI_INT_EN_TX_LEVEL_POS   0

INT_EN_TX_LEVEL Position

MXC_F_SPI_INT_EN_TX_OVR

#define MXC_F_SPI_INT_EN_TX_OVR   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_OVR_POS))

INT_EN_TX_OVR Mask

MXC_F_SPI_INT_EN_TX_OVR_POS

#define MXC_F_SPI_INT_EN_TX_OVR_POS   12

INT_EN_TX_OVR Position

MXC_F_SPI_INT_EN_TX_UND

#define MXC_F_SPI_INT_EN_TX_UND   ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_UND_POS))

INT_EN_TX_UND Mask

MXC_F_SPI_INT_EN_TX_UND_POS

#define MXC_F_SPI_INT_EN_TX_UND_POS   13

INT_EN_TX_UND Position