DMA_CN

Macros
#define	MXC_F_DMA_CN_CH0_IEN_POS   0
#define	MXC_F_DMA_CN_CH0_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH0_IEN_POS))
#define	MXC_F_DMA_CN_CH1_IEN_POS   1
#define	MXC_F_DMA_CN_CH1_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH1_IEN_POS))
#define	MXC_F_DMA_CN_CH2_IEN_POS   2
#define	MXC_F_DMA_CN_CH2_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH2_IEN_POS))
#define	MXC_F_DMA_CN_CH3_IEN_POS   3
#define	MXC_F_DMA_CN_CH3_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH3_IEN_POS))
#define	MXC_F_DMA_CN_CH4_IEN_POS   4
#define	MXC_F_DMA_CN_CH4_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH4_IEN_POS))
#define	MXC_F_DMA_CN_CH5_IEN_POS   5
#define	MXC_F_DMA_CN_CH5_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH5_IEN_POS))
#define	MXC_F_DMA_CN_CH6_IEN_POS   6
#define	MXC_F_DMA_CN_CH6_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH6_IEN_POS))
#define	MXC_F_DMA_CN_CH7_IEN_POS   7
#define	MXC_F_DMA_CN_CH7_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH7_IEN_POS))

Detailed Description

DMA Control Register.

Macro Definition Documentation

MXC_F_DMA_CN_CH0_IEN

#define MXC_F_DMA_CN_CH0_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH0_IEN_POS))

CN_CH0_IEN Mask

MXC_F_DMA_CN_CH0_IEN_POS

#define MXC_F_DMA_CN_CH0_IEN_POS   0

CN_CH0_IEN Position

MXC_F_DMA_CN_CH1_IEN

#define MXC_F_DMA_CN_CH1_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH1_IEN_POS))

CN_CH1_IEN Mask

MXC_F_DMA_CN_CH1_IEN_POS

#define MXC_F_DMA_CN_CH1_IEN_POS   1

CN_CH1_IEN Position

MXC_F_DMA_CN_CH2_IEN

#define MXC_F_DMA_CN_CH2_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH2_IEN_POS))

CN_CH2_IEN Mask

MXC_F_DMA_CN_CH2_IEN_POS

#define MXC_F_DMA_CN_CH2_IEN_POS   2

CN_CH2_IEN Position

MXC_F_DMA_CN_CH3_IEN

#define MXC_F_DMA_CN_CH3_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH3_IEN_POS))

CN_CH3_IEN Mask

MXC_F_DMA_CN_CH3_IEN_POS

#define MXC_F_DMA_CN_CH3_IEN_POS   3

CN_CH3_IEN Position

MXC_F_DMA_CN_CH4_IEN

#define MXC_F_DMA_CN_CH4_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH4_IEN_POS))

CN_CH4_IEN Mask

MXC_F_DMA_CN_CH4_IEN_POS

#define MXC_F_DMA_CN_CH4_IEN_POS   4

CN_CH4_IEN Position

MXC_F_DMA_CN_CH5_IEN

#define MXC_F_DMA_CN_CH5_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH5_IEN_POS))

CN_CH5_IEN Mask

MXC_F_DMA_CN_CH5_IEN_POS

#define MXC_F_DMA_CN_CH5_IEN_POS   5

CN_CH5_IEN Position

MXC_F_DMA_CN_CH6_IEN

#define MXC_F_DMA_CN_CH6_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH6_IEN_POS))

CN_CH6_IEN Mask

MXC_F_DMA_CN_CH6_IEN_POS

#define MXC_F_DMA_CN_CH6_IEN_POS   6

CN_CH6_IEN Position

MXC_F_DMA_CN_CH7_IEN

#define MXC_F_DMA_CN_CH7_IEN   ((uint32_t)(0x1UL << MXC_F_DMA_CN_CH7_IEN_POS))

CN_CH7_IEN Mask

MXC_F_DMA_CN_CH7_IEN_POS

#define MXC_F_DMA_CN_CH7_IEN_POS   7

CN_CH7_IEN Position