MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
•All Data Structures Files Functions Variables Typedefs Enumerations Enumerator Modules Pages
Macros
GCR_CLKCN
GCR_Registers

Macros

#define MXC_F_GCR_CLKCN_PSC_POS   6
 
#define MXC_F_GCR_CLKCN_PSC   ((uint32_t)(0x7UL << MXC_F_GCR_CLKCN_PSC_POS))
 
#define MXC_V_GCR_CLKCN_PSC_DIV1   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_CLKCN_PSC_DIV1   (MXC_V_GCR_CLKCN_PSC_DIV1 << MXC_F_GCR_CLKCN_PSC_POS)
 
#define MXC_V_GCR_CLKCN_PSC_DIV2   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_CLKCN_PSC_DIV2   (MXC_V_GCR_CLKCN_PSC_DIV2 << MXC_F_GCR_CLKCN_PSC_POS)
 
#define MXC_V_GCR_CLKCN_PSC_DIV4   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_CLKCN_PSC_DIV4   (MXC_V_GCR_CLKCN_PSC_DIV4 << MXC_F_GCR_CLKCN_PSC_POS)
 
#define MXC_V_GCR_CLKCN_PSC_DIV8   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_CLKCN_PSC_DIV8   (MXC_V_GCR_CLKCN_PSC_DIV8 << MXC_F_GCR_CLKCN_PSC_POS)
 
#define MXC_V_GCR_CLKCN_PSC_DIV16   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_CLKCN_PSC_DIV16   (MXC_V_GCR_CLKCN_PSC_DIV16 << MXC_F_GCR_CLKCN_PSC_POS)
 
#define MXC_V_GCR_CLKCN_PSC_DIV32   ((uint32_t)0x5UL)
 
#define MXC_S_GCR_CLKCN_PSC_DIV32   (MXC_V_GCR_CLKCN_PSC_DIV32 << MXC_F_GCR_CLKCN_PSC_POS)
 
#define MXC_V_GCR_CLKCN_PSC_DIV64   ((uint32_t)0x6UL)
 
#define MXC_S_GCR_CLKCN_PSC_DIV64   (MXC_V_GCR_CLKCN_PSC_DIV64 << MXC_F_GCR_CLKCN_PSC_POS)
 
#define MXC_V_GCR_CLKCN_PSC_DIV128   ((uint32_t)0x7UL)
 
#define MXC_S_GCR_CLKCN_PSC_DIV128   (MXC_V_GCR_CLKCN_PSC_DIV128 << MXC_F_GCR_CLKCN_PSC_POS)
 
#define MXC_F_GCR_CLKCN_CLKSEL_POS   9
 
#define MXC_F_GCR_CLKCN_CLKSEL   ((uint32_t)(0x7UL << MXC_F_GCR_CLKCN_CLKSEL_POS))
 
#define MXC_V_GCR_CLKCN_CLKSEL_HIRC   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_CLKCN_CLKSEL_HIRC   (MXC_V_GCR_CLKCN_CLKSEL_HIRC << MXC_F_GCR_CLKCN_CLKSEL_POS)
 
#define MXC_V_GCR_CLKCN_CLKSEL_XTAL32M   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_CLKCN_CLKSEL_XTAL32M   (MXC_V_GCR_CLKCN_CLKSEL_XTAL32M << MXC_F_GCR_CLKCN_CLKSEL_POS)
 
#define MXC_V_GCR_CLKCN_CLKSEL_LIRC8   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_CLKCN_CLKSEL_LIRC8   (MXC_V_GCR_CLKCN_CLKSEL_LIRC8 << MXC_F_GCR_CLKCN_CLKSEL_POS)
 
#define MXC_V_GCR_CLKCN_CLKSEL_HIRC96   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_CLKCN_CLKSEL_HIRC96   (MXC_V_GCR_CLKCN_CLKSEL_HIRC96 << MXC_F_GCR_CLKCN_CLKSEL_POS)
 
#define MXC_V_GCR_CLKCN_CLKSEL_HIRC8   ((uint32_t)0x5UL)
 
#define MXC_S_GCR_CLKCN_CLKSEL_HIRC8   (MXC_V_GCR_CLKCN_CLKSEL_HIRC8 << MXC_F_GCR_CLKCN_CLKSEL_POS)
 
#define MXC_V_GCR_CLKCN_CLKSEL_XTAL32K   ((uint32_t)0x6UL)
 
#define MXC_S_GCR_CLKCN_CLKSEL_XTAL32K   (MXC_V_GCR_CLKCN_CLKSEL_XTAL32K << MXC_F_GCR_CLKCN_CLKSEL_POS)
 
#define MXC_F_GCR_CLKCN_CKRDY_POS   13
 
#define MXC_F_GCR_CLKCN_CKRDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_CKRDY_POS))
 
#define MXC_F_GCR_CLKCN_CCD_POS   15
 
#define MXC_F_GCR_CLKCN_CCD   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_CCD_POS))
 
#define MXC_F_GCR_CLKCN_X32M_EN_POS   16
 
#define MXC_F_GCR_CLKCN_X32M_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_X32M_EN_POS))
 
#define MXC_F_GCR_CLKCN_X32K_EN_POS   17
 
#define MXC_F_GCR_CLKCN_X32K_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_X32K_EN_POS))
 
#define MXC_F_GCR_CLKCN_HIRC_EN_POS   18
 
#define MXC_F_GCR_CLKCN_HIRC_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC_EN_POS))
 
#define MXC_F_GCR_CLKCN_HIRC96M_EN_POS   19
 
#define MXC_F_GCR_CLKCN_HIRC96M_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC96M_EN_POS))
 
#define MXC_F_GCR_CLKCN_HIRC8M_EN_POS   20
 
#define MXC_F_GCR_CLKCN_HIRC8M_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC8M_EN_POS))
 
#define MXC_F_GCR_CLKCN_HIRC8M_VS_POS   21
 
#define MXC_F_GCR_CLKCN_HIRC8M_VS   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC8M_VS_POS))
 
#define MXC_F_GCR_CLKCN_X32M_RDY_POS   24
 
#define MXC_F_GCR_CLKCN_X32M_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_X32M_RDY_POS))
 
#define MXC_F_GCR_CLKCN_X32K_RDY_POS   25
 
#define MXC_F_GCR_CLKCN_X32K_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_X32K_RDY_POS))
 
#define MXC_F_GCR_CLKCN_HIRC_RDY_POS   26
 
#define MXC_F_GCR_CLKCN_HIRC_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC_RDY_POS))
 
#define MXC_F_GCR_CLKCN_HIRC96M_RDY_POS   27
 
#define MXC_F_GCR_CLKCN_HIRC96M_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC96M_RDY_POS))
 
#define MXC_F_GCR_CLKCN_HIRC8M_RDY_POS   28
 
#define MXC_F_GCR_CLKCN_HIRC8M_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC8M_RDY_POS))
 

Detailed Description

Clock Control.

Macro Definition Documentation

◆ MXC_F_GCR_CLKCN_CCD

#define MXC_F_GCR_CLKCN_CCD   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_CCD_POS))

CLKCN_CCD Mask

◆ MXC_F_GCR_CLKCN_CCD_POS

#define MXC_F_GCR_CLKCN_CCD_POS   15

CLKCN_CCD Position

◆ MXC_F_GCR_CLKCN_CKRDY

#define MXC_F_GCR_CLKCN_CKRDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_CKRDY_POS))

CLKCN_CKRDY Mask

◆ MXC_F_GCR_CLKCN_CKRDY_POS

#define MXC_F_GCR_CLKCN_CKRDY_POS   13

CLKCN_CKRDY Position

◆ MXC_F_GCR_CLKCN_CLKSEL

#define MXC_F_GCR_CLKCN_CLKSEL   ((uint32_t)(0x7UL << MXC_F_GCR_CLKCN_CLKSEL_POS))

CLKCN_CLKSEL Mask

◆ MXC_F_GCR_CLKCN_CLKSEL_POS

#define MXC_F_GCR_CLKCN_CLKSEL_POS   9

CLKCN_CLKSEL Position

◆ MXC_F_GCR_CLKCN_HIRC8M_EN

#define MXC_F_GCR_CLKCN_HIRC8M_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC8M_EN_POS))

CLKCN_HIRC8M_EN Mask

◆ MXC_F_GCR_CLKCN_HIRC8M_EN_POS

#define MXC_F_GCR_CLKCN_HIRC8M_EN_POS   20

CLKCN_HIRC8M_EN Position

◆ MXC_F_GCR_CLKCN_HIRC8M_RDY

#define MXC_F_GCR_CLKCN_HIRC8M_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC8M_RDY_POS))

CLKCN_HIRC8M_RDY Mask

◆ MXC_F_GCR_CLKCN_HIRC8M_RDY_POS

#define MXC_F_GCR_CLKCN_HIRC8M_RDY_POS   28

CLKCN_HIRC8M_RDY Position

◆ MXC_F_GCR_CLKCN_HIRC8M_VS

#define MXC_F_GCR_CLKCN_HIRC8M_VS   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC8M_VS_POS))

CLKCN_HIRC8M_VS Mask

◆ MXC_F_GCR_CLKCN_HIRC8M_VS_POS

#define MXC_F_GCR_CLKCN_HIRC8M_VS_POS   21

CLKCN_HIRC8M_VS Position

◆ MXC_F_GCR_CLKCN_HIRC96M_EN

#define MXC_F_GCR_CLKCN_HIRC96M_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC96M_EN_POS))

CLKCN_HIRC96M_EN Mask

◆ MXC_F_GCR_CLKCN_HIRC96M_EN_POS

#define MXC_F_GCR_CLKCN_HIRC96M_EN_POS   19

CLKCN_HIRC96M_EN Position

◆ MXC_F_GCR_CLKCN_HIRC96M_RDY

#define MXC_F_GCR_CLKCN_HIRC96M_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC96M_RDY_POS))

CLKCN_HIRC96M_RDY Mask

◆ MXC_F_GCR_CLKCN_HIRC96M_RDY_POS

#define MXC_F_GCR_CLKCN_HIRC96M_RDY_POS   27

CLKCN_HIRC96M_RDY Position

◆ MXC_F_GCR_CLKCN_HIRC_EN

#define MXC_F_GCR_CLKCN_HIRC_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC_EN_POS))

CLKCN_HIRC_EN Mask

◆ MXC_F_GCR_CLKCN_HIRC_EN_POS

#define MXC_F_GCR_CLKCN_HIRC_EN_POS   18

CLKCN_HIRC_EN Position

◆ MXC_F_GCR_CLKCN_HIRC_RDY

#define MXC_F_GCR_CLKCN_HIRC_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_HIRC_RDY_POS))

CLKCN_HIRC_RDY Mask

◆ MXC_F_GCR_CLKCN_HIRC_RDY_POS

#define MXC_F_GCR_CLKCN_HIRC_RDY_POS   26

CLKCN_HIRC_RDY Position

◆ MXC_F_GCR_CLKCN_PSC

#define MXC_F_GCR_CLKCN_PSC   ((uint32_t)(0x7UL << MXC_F_GCR_CLKCN_PSC_POS))

CLKCN_PSC Mask

◆ MXC_F_GCR_CLKCN_PSC_POS

#define MXC_F_GCR_CLKCN_PSC_POS   6

CLKCN_PSC Position

◆ MXC_F_GCR_CLKCN_X32K_EN

#define MXC_F_GCR_CLKCN_X32K_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_X32K_EN_POS))

CLKCN_X32K_EN Mask

◆ MXC_F_GCR_CLKCN_X32K_EN_POS

#define MXC_F_GCR_CLKCN_X32K_EN_POS   17

CLKCN_X32K_EN Position

◆ MXC_F_GCR_CLKCN_X32K_RDY

#define MXC_F_GCR_CLKCN_X32K_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_X32K_RDY_POS))

CLKCN_X32K_RDY Mask

◆ MXC_F_GCR_CLKCN_X32K_RDY_POS

#define MXC_F_GCR_CLKCN_X32K_RDY_POS   25

CLKCN_X32K_RDY Position

◆ MXC_F_GCR_CLKCN_X32M_EN

#define MXC_F_GCR_CLKCN_X32M_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_X32M_EN_POS))

CLKCN_X32M_EN Mask

◆ MXC_F_GCR_CLKCN_X32M_EN_POS

#define MXC_F_GCR_CLKCN_X32M_EN_POS   16

CLKCN_X32M_EN Position

◆ MXC_F_GCR_CLKCN_X32M_RDY

#define MXC_F_GCR_CLKCN_X32M_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCN_X32M_RDY_POS))

CLKCN_X32M_RDY Mask

◆ MXC_F_GCR_CLKCN_X32M_RDY_POS

#define MXC_F_GCR_CLKCN_X32M_RDY_POS   24

CLKCN_X32M_RDY Position

◆ MXC_S_GCR_CLKCN_CLKSEL_HIRC

#define MXC_S_GCR_CLKCN_CLKSEL_HIRC   (MXC_V_GCR_CLKCN_CLKSEL_HIRC << MXC_F_GCR_CLKCN_CLKSEL_POS)

CLKCN_CLKSEL_HIRC Setting

◆ MXC_S_GCR_CLKCN_CLKSEL_HIRC8

#define MXC_S_GCR_CLKCN_CLKSEL_HIRC8   (MXC_V_GCR_CLKCN_CLKSEL_HIRC8 << MXC_F_GCR_CLKCN_CLKSEL_POS)

CLKCN_CLKSEL_HIRC8 Setting

◆ MXC_S_GCR_CLKCN_CLKSEL_HIRC96

#define MXC_S_GCR_CLKCN_CLKSEL_HIRC96   (MXC_V_GCR_CLKCN_CLKSEL_HIRC96 << MXC_F_GCR_CLKCN_CLKSEL_POS)

CLKCN_CLKSEL_HIRC96 Setting

◆ MXC_S_GCR_CLKCN_CLKSEL_LIRC8

#define MXC_S_GCR_CLKCN_CLKSEL_LIRC8   (MXC_V_GCR_CLKCN_CLKSEL_LIRC8 << MXC_F_GCR_CLKCN_CLKSEL_POS)

CLKCN_CLKSEL_LIRC8 Setting

◆ MXC_S_GCR_CLKCN_CLKSEL_XTAL32K

#define MXC_S_GCR_CLKCN_CLKSEL_XTAL32K   (MXC_V_GCR_CLKCN_CLKSEL_XTAL32K << MXC_F_GCR_CLKCN_CLKSEL_POS)

CLKCN_CLKSEL_XTAL32K Setting

◆ MXC_S_GCR_CLKCN_CLKSEL_XTAL32M

#define MXC_S_GCR_CLKCN_CLKSEL_XTAL32M   (MXC_V_GCR_CLKCN_CLKSEL_XTAL32M << MXC_F_GCR_CLKCN_CLKSEL_POS)

CLKCN_CLKSEL_XTAL32M Setting

◆ MXC_S_GCR_CLKCN_PSC_DIV1

#define MXC_S_GCR_CLKCN_PSC_DIV1   (MXC_V_GCR_CLKCN_PSC_DIV1 << MXC_F_GCR_CLKCN_PSC_POS)

CLKCN_PSC_DIV1 Setting

◆ MXC_S_GCR_CLKCN_PSC_DIV128

#define MXC_S_GCR_CLKCN_PSC_DIV128   (MXC_V_GCR_CLKCN_PSC_DIV128 << MXC_F_GCR_CLKCN_PSC_POS)

CLKCN_PSC_DIV128 Setting

◆ MXC_S_GCR_CLKCN_PSC_DIV16

#define MXC_S_GCR_CLKCN_PSC_DIV16   (MXC_V_GCR_CLKCN_PSC_DIV16 << MXC_F_GCR_CLKCN_PSC_POS)

CLKCN_PSC_DIV16 Setting

◆ MXC_S_GCR_CLKCN_PSC_DIV2

#define MXC_S_GCR_CLKCN_PSC_DIV2   (MXC_V_GCR_CLKCN_PSC_DIV2 << MXC_F_GCR_CLKCN_PSC_POS)

CLKCN_PSC_DIV2 Setting

◆ MXC_S_GCR_CLKCN_PSC_DIV32

#define MXC_S_GCR_CLKCN_PSC_DIV32   (MXC_V_GCR_CLKCN_PSC_DIV32 << MXC_F_GCR_CLKCN_PSC_POS)

CLKCN_PSC_DIV32 Setting

◆ MXC_S_GCR_CLKCN_PSC_DIV4

#define MXC_S_GCR_CLKCN_PSC_DIV4   (MXC_V_GCR_CLKCN_PSC_DIV4 << MXC_F_GCR_CLKCN_PSC_POS)

CLKCN_PSC_DIV4 Setting

◆ MXC_S_GCR_CLKCN_PSC_DIV64

#define MXC_S_GCR_CLKCN_PSC_DIV64   (MXC_V_GCR_CLKCN_PSC_DIV64 << MXC_F_GCR_CLKCN_PSC_POS)

CLKCN_PSC_DIV64 Setting

◆ MXC_S_GCR_CLKCN_PSC_DIV8

#define MXC_S_GCR_CLKCN_PSC_DIV8   (MXC_V_GCR_CLKCN_PSC_DIV8 << MXC_F_GCR_CLKCN_PSC_POS)

CLKCN_PSC_DIV8 Setting

◆ MXC_V_GCR_CLKCN_CLKSEL_HIRC

#define MXC_V_GCR_CLKCN_CLKSEL_HIRC   ((uint32_t)0x0UL)

CLKCN_CLKSEL_HIRC Value

◆ MXC_V_GCR_CLKCN_CLKSEL_HIRC8

#define MXC_V_GCR_CLKCN_CLKSEL_HIRC8   ((uint32_t)0x5UL)

CLKCN_CLKSEL_HIRC8 Value

◆ MXC_V_GCR_CLKCN_CLKSEL_HIRC96

#define MXC_V_GCR_CLKCN_CLKSEL_HIRC96   ((uint32_t)0x4UL)

CLKCN_CLKSEL_HIRC96 Value

◆ MXC_V_GCR_CLKCN_CLKSEL_LIRC8

#define MXC_V_GCR_CLKCN_CLKSEL_LIRC8   ((uint32_t)0x3UL)

CLKCN_CLKSEL_LIRC8 Value

◆ MXC_V_GCR_CLKCN_CLKSEL_XTAL32K

#define MXC_V_GCR_CLKCN_CLKSEL_XTAL32K   ((uint32_t)0x6UL)

CLKCN_CLKSEL_XTAL32K Value

◆ MXC_V_GCR_CLKCN_CLKSEL_XTAL32M

#define MXC_V_GCR_CLKCN_CLKSEL_XTAL32M   ((uint32_t)0x2UL)

CLKCN_CLKSEL_XTAL32M Value

◆ MXC_V_GCR_CLKCN_PSC_DIV1

#define MXC_V_GCR_CLKCN_PSC_DIV1   ((uint32_t)0x0UL)

CLKCN_PSC_DIV1 Value

◆ MXC_V_GCR_CLKCN_PSC_DIV128

#define MXC_V_GCR_CLKCN_PSC_DIV128   ((uint32_t)0x7UL)

CLKCN_PSC_DIV128 Value

◆ MXC_V_GCR_CLKCN_PSC_DIV16

#define MXC_V_GCR_CLKCN_PSC_DIV16   ((uint32_t)0x4UL)

CLKCN_PSC_DIV16 Value

◆ MXC_V_GCR_CLKCN_PSC_DIV2

#define MXC_V_GCR_CLKCN_PSC_DIV2   ((uint32_t)0x1UL)

CLKCN_PSC_DIV2 Value

◆ MXC_V_GCR_CLKCN_PSC_DIV32

#define MXC_V_GCR_CLKCN_PSC_DIV32   ((uint32_t)0x5UL)

CLKCN_PSC_DIV32 Value

◆ MXC_V_GCR_CLKCN_PSC_DIV4

#define MXC_V_GCR_CLKCN_PSC_DIV4   ((uint32_t)0x2UL)

CLKCN_PSC_DIV4 Value

◆ MXC_V_GCR_CLKCN_PSC_DIV64

#define MXC_V_GCR_CLKCN_PSC_DIV64   ((uint32_t)0x6UL)

CLKCN_PSC_DIV64 Value

◆ MXC_V_GCR_CLKCN_PSC_DIV8

#define MXC_V_GCR_CLKCN_PSC_DIV8   ((uint32_t)0x3UL)

CLKCN_PSC_DIV8 Value