MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
Macros
Register Offsets
Resource Protection Unit » RPU_Registers

Macros

#define MXC_R_RPU_GCR   ((uint32_t)0x00000000UL)
 
#define MXC_R_RPU_SIR   ((uint32_t)0x00000004UL)
 
#define MXC_R_RPU_FCR   ((uint32_t)0x00000008UL)
 
#define MXC_R_RPU_TPU   ((uint32_t)0x00000010UL)
 
#define MXC_R_RPU_RPU   ((uint32_t)0x00000020UL)
 
#define MXC_R_RPU_WDT0   ((uint32_t)0x00000030UL)
 
#define MXC_R_RPU_WDT1   ((uint32_t)0x00000034UL)
 
#define MXC_R_RPU_WDT2   ((uint32_t)0x00000038UL)
 
#define MXC_R_RPU_SMON   ((uint32_t)0x00000040UL)
 
#define MXC_R_RPU_SIMO   ((uint32_t)0x00000044UL)
 
#define MXC_R_RPU_DVS   ((uint32_t)0x00000048UL)
 
#define MXC_R_RPU_AES   ((uint32_t)0x00000050UL)
 
#define MXC_R_RPU_RTC   ((uint32_t)0x00000060UL)
 
#define MXC_R_RPU_WUT   ((uint32_t)0x00000064UL)
 
#define MXC_R_RPU_PWRSEQ   ((uint32_t)0x00000068UL)
 
#define MXC_R_RPU_MCR   ((uint32_t)0x0000006CUL)
 
#define MXC_R_RPU_GPIO0   ((uint32_t)0x00000080UL)
 
#define MXC_R_RPU_GPIO1   ((uint32_t)0x00000090UL)
 
#define MXC_R_RPU_TMR0   ((uint32_t)0x00000100UL)
 
#define MXC_R_RPU_TMR1   ((uint32_t)0x00000110UL)
 
#define MXC_R_RPU_TMR2   ((uint32_t)0x00000120UL)
 
#define MXC_R_RPU_TMR3   ((uint32_t)0x00000130UL)
 
#define MXC_R_RPU_TMR4   ((uint32_t)0x00000140UL)
 
#define MXC_R_RPU_TMR5   ((uint32_t)0x00000150UL)
 
#define MXC_R_RPU_HTIMER0   ((uint32_t)0x000001B0UL)
 
#define MXC_R_RPU_HTIMER1   ((uint32_t)0x000001C0UL)
 
#define MXC_R_RPU_I2C0_BUS0   ((uint32_t)0x000001D0UL)
 
#define MXC_R_RPU_I2C1_BUS0   ((uint32_t)0x000001E0UL)
 
#define MXC_R_RPU_I2C2_BUS0   ((uint32_t)0x000001F0UL)
 
#define MXC_R_RPU_SPIXFM   ((uint32_t)0x00000260UL)
 
#define MXC_R_RPU_SPIXFC   ((uint32_t)0x00000270UL)
 
#define MXC_R_RPU_DMA0   ((uint32_t)0x00000280UL)
 
#define MXC_R_RPU_FLC0   ((uint32_t)0x00000290UL)
 
#define MXC_R_RPU_FLC1   ((uint32_t)0x00000294UL)
 
#define MXC_R_RPU_ICC0   ((uint32_t)0x000002A0UL)
 
#define MXC_R_RPU_ICC1   ((uint32_t)0x000002A4UL)
 
#define MXC_R_RPU_SFCC   ((uint32_t)0x000002F0UL)
 
#define MXC_R_RPU_SRCC   ((uint32_t)0x00000330UL)
 
#define MXC_R_RPU_ADC   ((uint32_t)0x00000340UL)
 
#define MXC_R_RPU_DMA1   ((uint32_t)0x00000350UL)
 
#define MXC_R_RPU_SDMA   ((uint32_t)0x00000360UL)
 
#define MXC_R_RPU_SDHCCTRL   ((uint32_t)0x00000370UL)
 
#define MXC_R_RPU_SPIXR   ((uint32_t)0x000003A0UL)
 
#define MXC_R_RPU_PTG_BUS0   ((uint32_t)0x000003C0UL)
 
#define MXC_R_RPU_OWM   ((uint32_t)0x000003D0UL)
 
#define MXC_R_RPU_SEMA   ((uint32_t)0x000003E0UL)
 
#define MXC_R_RPU_UART0   ((uint32_t)0x00000420UL)
 
#define MXC_R_RPU_UART1   ((uint32_t)0x00000430UL)
 
#define MXC_R_RPU_UART2   ((uint32_t)0x00000440UL)
 
#define MXC_R_RPU_SPI1   ((uint32_t)0x00000460UL)
 
#define MXC_R_RPU_SPI2   ((uint32_t)0x00000470UL)
 
#define MXC_R_RPU_AUDIO   ((uint32_t)0x000004C0UL)
 
#define MXC_R_RPU_TRNG   ((uint32_t)0x000004D0UL)
 
#define MXC_R_RPU_BTLE   ((uint32_t)0x00000500UL)
 
#define MXC_R_RPU_USBHS   ((uint32_t)0x00000B10UL)
 
#define MXC_R_RPU_SDIO   ((uint32_t)0x00000B60UL)
 
#define MXC_R_RPU_SPIXFM_FIFO   ((uint32_t)0x00000BC0UL)
 
#define MXC_R_RPU_SPI0   ((uint32_t)0x00000BE0UL)
 
#define MXC_R_RPU_SYSRAM0   ((uint32_t)0x00000F00UL)
 
#define MXC_R_RPU_SYSRAM1   ((uint32_t)0x00000F10UL)
 
#define MXC_R_RPU_SYSRAM2   ((uint32_t)0x00000F20UL)
 
#define MXC_R_RPU_SYSRAM3   ((uint32_t)0x00000F30UL)
 
#define MXC_R_RPU_SYSRAM4   ((uint32_t)0x00000F40UL)
 
#define MXC_R_RPU_SYSRAM5   ((uint32_t)0x00000F50UL)
 
#define MXC_R_RPU_SYSRAM6_11   ((uint32_t)0x00000F60UL)
 
#define MXC_R_RPU_I2C0_BUS1   ((uint32_t)0x000011D0UL)
 
#define MXC_R_RPU_I2C1_BUS1   ((uint32_t)0x000011E0UL)
 
#define MXC_R_RPU_I2C2_BUS1   ((uint32_t)0x000011F0UL)
 
#define MXC_R_RPU_PTG_BUS1   ((uint32_t)0x000013C0UL)
 

Detailed Description

RPU Peripheral Register Offsets from the RPU Base Peripheral Address.

Macro Definition Documentation

◆ MXC_R_RPU_ADC

#define MXC_R_RPU_ADC   ((uint32_t)0x00000340UL)

Offset from RPU Base Address: 0x0340

◆ MXC_R_RPU_AES

#define MXC_R_RPU_AES   ((uint32_t)0x00000050UL)

Offset from RPU Base Address: 0x0050

◆ MXC_R_RPU_AUDIO

#define MXC_R_RPU_AUDIO   ((uint32_t)0x000004C0UL)

Offset from RPU Base Address: 0x04C0

◆ MXC_R_RPU_BTLE

#define MXC_R_RPU_BTLE   ((uint32_t)0x00000500UL)

Offset from RPU Base Address: 0x0500

◆ MXC_R_RPU_DMA0

#define MXC_R_RPU_DMA0   ((uint32_t)0x00000280UL)

Offset from RPU Base Address: 0x0280

◆ MXC_R_RPU_DMA1

#define MXC_R_RPU_DMA1   ((uint32_t)0x00000350UL)

Offset from RPU Base Address: 0x0350

◆ MXC_R_RPU_DVS

#define MXC_R_RPU_DVS   ((uint32_t)0x00000048UL)

Offset from RPU Base Address: 0x0048

◆ MXC_R_RPU_FCR

#define MXC_R_RPU_FCR   ((uint32_t)0x00000008UL)

Offset from RPU Base Address: 0x0008

◆ MXC_R_RPU_FLC0

#define MXC_R_RPU_FLC0   ((uint32_t)0x00000290UL)

Offset from RPU Base Address: 0x0290

◆ MXC_R_RPU_FLC1

#define MXC_R_RPU_FLC1   ((uint32_t)0x00000294UL)

Offset from RPU Base Address: 0x0294

◆ MXC_R_RPU_GCR

#define MXC_R_RPU_GCR   ((uint32_t)0x00000000UL)

Offset from RPU Base Address: 0x0000

◆ MXC_R_RPU_GPIO0

#define MXC_R_RPU_GPIO0   ((uint32_t)0x00000080UL)

Offset from RPU Base Address: 0x0080

◆ MXC_R_RPU_GPIO1

#define MXC_R_RPU_GPIO1   ((uint32_t)0x00000090UL)

Offset from RPU Base Address: 0x0090

◆ MXC_R_RPU_HTIMER0

#define MXC_R_RPU_HTIMER0   ((uint32_t)0x000001B0UL)

Offset from RPU Base Address: 0x01B0

◆ MXC_R_RPU_HTIMER1

#define MXC_R_RPU_HTIMER1   ((uint32_t)0x000001C0UL)

Offset from RPU Base Address: 0x01C0

◆ MXC_R_RPU_I2C0_BUS0

#define MXC_R_RPU_I2C0_BUS0   ((uint32_t)0x000001D0UL)

Offset from RPU Base Address: 0x01D0

◆ MXC_R_RPU_I2C0_BUS1

#define MXC_R_RPU_I2C0_BUS1   ((uint32_t)0x000011D0UL)

Offset from RPU Base Address: 0x11D0

◆ MXC_R_RPU_I2C1_BUS0

#define MXC_R_RPU_I2C1_BUS0   ((uint32_t)0x000001E0UL)

Offset from RPU Base Address: 0x01E0

◆ MXC_R_RPU_I2C1_BUS1

#define MXC_R_RPU_I2C1_BUS1   ((uint32_t)0x000011E0UL)

Offset from RPU Base Address: 0x11E0

◆ MXC_R_RPU_I2C2_BUS0

#define MXC_R_RPU_I2C2_BUS0   ((uint32_t)0x000001F0UL)

Offset from RPU Base Address: 0x01F0

◆ MXC_R_RPU_I2C2_BUS1

#define MXC_R_RPU_I2C2_BUS1   ((uint32_t)0x000011F0UL)

Offset from RPU Base Address: 0x11F0

◆ MXC_R_RPU_ICC0

#define MXC_R_RPU_ICC0   ((uint32_t)0x000002A0UL)

Offset from RPU Base Address: 0x02A0

◆ MXC_R_RPU_ICC1

#define MXC_R_RPU_ICC1   ((uint32_t)0x000002A4UL)

Offset from RPU Base Address: 0x02A4

◆ MXC_R_RPU_MCR

#define MXC_R_RPU_MCR   ((uint32_t)0x0000006CUL)

Offset from RPU Base Address: 0x006C

◆ MXC_R_RPU_OWM

#define MXC_R_RPU_OWM   ((uint32_t)0x000003D0UL)

Offset from RPU Base Address: 0x03D0

◆ MXC_R_RPU_PTG_BUS0

#define MXC_R_RPU_PTG_BUS0   ((uint32_t)0x000003C0UL)

Offset from RPU Base Address: 0x03C0

◆ MXC_R_RPU_PTG_BUS1

#define MXC_R_RPU_PTG_BUS1   ((uint32_t)0x000013C0UL)

Offset from RPU Base Address: 0x13C0

◆ MXC_R_RPU_PWRSEQ

#define MXC_R_RPU_PWRSEQ   ((uint32_t)0x00000068UL)

Offset from RPU Base Address: 0x0068

◆ MXC_R_RPU_RPU

#define MXC_R_RPU_RPU   ((uint32_t)0x00000020UL)

Offset from RPU Base Address: 0x0020

◆ MXC_R_RPU_RTC

#define MXC_R_RPU_RTC   ((uint32_t)0x00000060UL)

Offset from RPU Base Address: 0x0060

◆ MXC_R_RPU_SDHCCTRL

#define MXC_R_RPU_SDHCCTRL   ((uint32_t)0x00000370UL)

Offset from RPU Base Address: 0x0370

◆ MXC_R_RPU_SDIO

#define MXC_R_RPU_SDIO   ((uint32_t)0x00000B60UL)

Offset from RPU Base Address: 0x0B60

◆ MXC_R_RPU_SDMA

#define MXC_R_RPU_SDMA   ((uint32_t)0x00000360UL)

Offset from RPU Base Address: 0x0360

◆ MXC_R_RPU_SEMA

#define MXC_R_RPU_SEMA   ((uint32_t)0x000003E0UL)

Offset from RPU Base Address: 0x03E0

◆ MXC_R_RPU_SFCC

#define MXC_R_RPU_SFCC   ((uint32_t)0x000002F0UL)

Offset from RPU Base Address: 0x02F0

◆ MXC_R_RPU_SIMO

#define MXC_R_RPU_SIMO   ((uint32_t)0x00000044UL)

Offset from RPU Base Address: 0x0044

◆ MXC_R_RPU_SIR

#define MXC_R_RPU_SIR   ((uint32_t)0x00000004UL)

Offset from RPU Base Address: 0x0004

◆ MXC_R_RPU_SMON

#define MXC_R_RPU_SMON   ((uint32_t)0x00000040UL)

Offset from RPU Base Address: 0x0040

◆ MXC_R_RPU_SPI0

#define MXC_R_RPU_SPI0   ((uint32_t)0x00000BE0UL)

Offset from RPU Base Address: 0x0BE0

◆ MXC_R_RPU_SPI1

#define MXC_R_RPU_SPI1   ((uint32_t)0x00000460UL)

Offset from RPU Base Address: 0x0460

◆ MXC_R_RPU_SPI2

#define MXC_R_RPU_SPI2   ((uint32_t)0x00000470UL)

Offset from RPU Base Address: 0x0470

◆ MXC_R_RPU_SPIXFC

#define MXC_R_RPU_SPIXFC   ((uint32_t)0x00000270UL)

Offset from RPU Base Address: 0x0270

◆ MXC_R_RPU_SPIXFM

#define MXC_R_RPU_SPIXFM   ((uint32_t)0x00000260UL)

Offset from RPU Base Address: 0x0260

◆ MXC_R_RPU_SPIXFM_FIFO

#define MXC_R_RPU_SPIXFM_FIFO   ((uint32_t)0x00000BC0UL)

Offset from RPU Base Address: 0x0BC0

◆ MXC_R_RPU_SPIXR

#define MXC_R_RPU_SPIXR   ((uint32_t)0x000003A0UL)

Offset from RPU Base Address: 0x03A0

◆ MXC_R_RPU_SRCC

#define MXC_R_RPU_SRCC   ((uint32_t)0x00000330UL)

Offset from RPU Base Address: 0x0330

◆ MXC_R_RPU_SYSRAM0

#define MXC_R_RPU_SYSRAM0   ((uint32_t)0x00000F00UL)

Offset from RPU Base Address: 0x0F00

◆ MXC_R_RPU_SYSRAM1

#define MXC_R_RPU_SYSRAM1   ((uint32_t)0x00000F10UL)

Offset from RPU Base Address: 0x0F10

◆ MXC_R_RPU_SYSRAM2

#define MXC_R_RPU_SYSRAM2   ((uint32_t)0x00000F20UL)

Offset from RPU Base Address: 0x0F20

◆ MXC_R_RPU_SYSRAM3

#define MXC_R_RPU_SYSRAM3   ((uint32_t)0x00000F30UL)

Offset from RPU Base Address: 0x0F30

◆ MXC_R_RPU_SYSRAM4

#define MXC_R_RPU_SYSRAM4   ((uint32_t)0x00000F40UL)

Offset from RPU Base Address: 0x0F40

◆ MXC_R_RPU_SYSRAM5

#define MXC_R_RPU_SYSRAM5   ((uint32_t)0x00000F50UL)

Offset from RPU Base Address: 0x0F50

◆ MXC_R_RPU_SYSRAM6_11

#define MXC_R_RPU_SYSRAM6_11   ((uint32_t)0x00000F60UL)

Offset from RPU Base Address: 0x0F60

◆ MXC_R_RPU_TMR0

#define MXC_R_RPU_TMR0   ((uint32_t)0x00000100UL)

Offset from RPU Base Address: 0x0100

◆ MXC_R_RPU_TMR1

#define MXC_R_RPU_TMR1   ((uint32_t)0x00000110UL)

Offset from RPU Base Address: 0x0110

◆ MXC_R_RPU_TMR2

#define MXC_R_RPU_TMR2   ((uint32_t)0x00000120UL)

Offset from RPU Base Address: 0x0120

◆ MXC_R_RPU_TMR3

#define MXC_R_RPU_TMR3   ((uint32_t)0x00000130UL)

Offset from RPU Base Address: 0x0130

◆ MXC_R_RPU_TMR4

#define MXC_R_RPU_TMR4   ((uint32_t)0x00000140UL)

Offset from RPU Base Address: 0x0140

◆ MXC_R_RPU_TMR5

#define MXC_R_RPU_TMR5   ((uint32_t)0x00000150UL)

Offset from RPU Base Address: 0x0150

◆ MXC_R_RPU_TPU

#define MXC_R_RPU_TPU   ((uint32_t)0x00000010UL)

Offset from RPU Base Address: 0x0010

◆ MXC_R_RPU_TRNG

#define MXC_R_RPU_TRNG   ((uint32_t)0x000004D0UL)

Offset from RPU Base Address: 0x04D0

◆ MXC_R_RPU_UART0

#define MXC_R_RPU_UART0   ((uint32_t)0x00000420UL)

Offset from RPU Base Address: 0x0420

◆ MXC_R_RPU_UART1

#define MXC_R_RPU_UART1   ((uint32_t)0x00000430UL)

Offset from RPU Base Address: 0x0430

◆ MXC_R_RPU_UART2

#define MXC_R_RPU_UART2   ((uint32_t)0x00000440UL)

Offset from RPU Base Address: 0x0440

◆ MXC_R_RPU_USBHS

#define MXC_R_RPU_USBHS   ((uint32_t)0x00000B10UL)

Offset from RPU Base Address: 0x0B10

◆ MXC_R_RPU_WDT0

#define MXC_R_RPU_WDT0   ((uint32_t)0x00000030UL)

Offset from RPU Base Address: 0x0030

◆ MXC_R_RPU_WDT1

#define MXC_R_RPU_WDT1   ((uint32_t)0x00000034UL)

Offset from RPU Base Address: 0x0034

◆ MXC_R_RPU_WDT2

#define MXC_R_RPU_WDT2   ((uint32_t)0x00000038UL)

Offset from RPU Base Address: 0x0038

◆ MXC_R_RPU_WUT

#define MXC_R_RPU_WUT   ((uint32_t)0x00000064UL)

Offset from RPU Base Address: 0x0064