MAX32670 Peripheral Driver API
Peripheral Driver API for the MAX32670
•All Data Structures Files Functions Variables Typedefs Enumerations Enumerator Modules Pages
Data Structures | Macros
gcr_regs.h File Reference
GCR_Registers
#include <stdint.h>

Go to the source code of this file.

Data Structures

struct  mxc_gcr_regs_t
 

Macros

#define MXC_R_GCR_SYSCTRL   ((uint32_t)0x00000000UL)
 
#define MXC_R_GCR_RST0   ((uint32_t)0x00000004UL)
 
#define MXC_R_GCR_CLKCTRL   ((uint32_t)0x00000008UL)
 
#define MXC_R_GCR_PM   ((uint32_t)0x0000000CUL)
 
#define MXC_R_GCR_PCLKDIV   ((uint32_t)0x00000018UL)
 
#define MXC_R_GCR_PCLKDIS0   ((uint32_t)0x00000024UL)
 
#define MXC_R_GCR_MEMCTRL   ((uint32_t)0x00000028UL)
 
#define MXC_R_GCR_MEMZ   ((uint32_t)0x0000002CUL)
 
#define MXC_R_GCR_SYSST   ((uint32_t)0x00000040UL)
 
#define MXC_R_GCR_RST1   ((uint32_t)0x00000044UL)
 
#define MXC_R_GCR_PCLKDIS1   ((uint32_t)0x00000048UL)
 
#define MXC_R_GCR_EVENTEN   ((uint32_t)0x0000004CUL)
 
#define MXC_R_GCR_REVISION   ((uint32_t)0x00000050UL)
 
#define MXC_R_GCR_SYSIE   ((uint32_t)0x00000054UL)
 
#define MXC_R_GCR_ECCERR   ((uint32_t)0x00000064UL)
 
#define MXC_R_GCR_ECCCED   ((uint32_t)0x00000068UL)
 
#define MXC_R_GCR_ECCIE   ((uint32_t)0x0000006CUL)
 
#define MXC_R_GCR_ECCADDR   ((uint32_t)0x00000070UL)
 
#define MXC_F_GCR_SYSCTRL_SBUSARB_POS   1
 
#define MXC_F_GCR_SYSCTRL_SBUSARB   ((uint32_t)(0x3UL << MXC_F_GCR_SYSCTRL_SBUSARB_POS))
 
#define MXC_V_GCR_SYSCTRL_SBUSARB_FIX   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_SYSCTRL_SBUSARB_FIX   (MXC_V_GCR_SYSCTRL_SBUSARB_FIX << MXC_F_GCR_SYSCTRL_SBUSARB_POS)
 
#define MXC_V_GCR_SYSCTRL_SBUSARB_ROUND   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_SYSCTRL_SBUSARB_ROUND   (MXC_V_GCR_SYSCTRL_SBUSARB_ROUND << MXC_F_GCR_SYSCTRL_SBUSARB_POS)
 
#define MXC_F_GCR_SYSCTRL_FPU_DIS_POS   5
 
#define MXC_F_GCR_SYSCTRL_FPU_DIS   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_FPU_DIS_POS))
 
#define MXC_F_GCR_SYSCTRL_ICC0_FLUSH_POS   6
 
#define MXC_F_GCR_SYSCTRL_ICC0_FLUSH   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_ICC0_FLUSH_POS))
 
#define MXC_F_GCR_SYSCTRL_ROMDONE_POS   12
 
#define MXC_F_GCR_SYSCTRL_ROMDONE   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_ROMDONE_POS))
 
#define MXC_F_GCR_SYSCTRL_CCHK_POS   13
 
#define MXC_F_GCR_SYSCTRL_CCHK   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_CCHK_POS))
 
#define MXC_F_GCR_SYSCTRL_SWD_DIS_POS   14
 
#define MXC_F_GCR_SYSCTRL_SWD_DIS   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_SWD_DIS_POS))
 
#define MXC_F_GCR_SYSCTRL_CHKRES_POS   15
 
#define MXC_F_GCR_SYSCTRL_CHKRES   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_CHKRES_POS))
 
#define MXC_F_GCR_RST0_DMA_POS   0
 
#define MXC_F_GCR_RST0_DMA   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_DMA_POS))
 
#define MXC_F_GCR_RST0_WDT0_POS   1
 
#define MXC_F_GCR_RST0_WDT0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_WDT0_POS))
 
#define MXC_F_GCR_RST0_GPIO0_POS   2
 
#define MXC_F_GCR_RST0_GPIO0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO0_POS))
 
#define MXC_F_GCR_RST0_GPIO1_POS   3
 
#define MXC_F_GCR_RST0_GPIO1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO1_POS))
 
#define MXC_F_GCR_RST0_TMR0_POS   5
 
#define MXC_F_GCR_RST0_TMR0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR0_POS))
 
#define MXC_F_GCR_RST0_TMR1_POS   6
 
#define MXC_F_GCR_RST0_TMR1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR1_POS))
 
#define MXC_F_GCR_RST0_TMR2_POS   7
 
#define MXC_F_GCR_RST0_TMR2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR2_POS))
 
#define MXC_F_GCR_RST0_TMR3_POS   8
 
#define MXC_F_GCR_RST0_TMR3   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR3_POS))
 
#define MXC_F_GCR_RST0_UART0_POS   11
 
#define MXC_F_GCR_RST0_UART0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART0_POS))
 
#define MXC_F_GCR_RST0_UART1_POS   12
 
#define MXC_F_GCR_RST0_UART1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART1_POS))
 
#define MXC_F_GCR_RST0_SPI0_POS   13
 
#define MXC_F_GCR_RST0_SPI0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI0_POS))
 
#define MXC_F_GCR_RST0_SPI1_POS   14
 
#define MXC_F_GCR_RST0_SPI1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI1_POS))
 
#define MXC_F_GCR_RST0_SPI2_POS   15
 
#define MXC_F_GCR_RST0_SPI2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI2_POS))
 
#define MXC_F_GCR_RST0_I2C0_POS   16
 
#define MXC_F_GCR_RST0_I2C0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_I2C0_POS))
 
#define MXC_F_GCR_RST0_RTC_POS   17
 
#define MXC_F_GCR_RST0_RTC   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_RTC_POS))
 
#define MXC_F_GCR_RST0_TRNG_POS   24
 
#define MXC_F_GCR_RST0_TRNG   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TRNG_POS))
 
#define MXC_F_GCR_RST0_UART2_POS   28
 
#define MXC_F_GCR_RST0_UART2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART2_POS))
 
#define MXC_F_GCR_RST0_SOFT_POS   29
 
#define MXC_F_GCR_RST0_SOFT   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SOFT_POS))
 
#define MXC_F_GCR_RST0_PERIPH_POS   30
 
#define MXC_F_GCR_RST0_PERIPH   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_PERIPH_POS))
 
#define MXC_F_GCR_RST0_SYS_POS   31
 
#define MXC_F_GCR_RST0_SYS   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SYS_POS))
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS   6
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_DIV   ((uint32_t)(0x7UL << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS))
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV1   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV1   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV1 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV2   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV2   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV2 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV4   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV4   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV4 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV8   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV8   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV8 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV16   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV16   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV16 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV32   ((uint32_t)0x5UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV32   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV32 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV64   ((uint32_t)0x6UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV64   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV64 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV128   ((uint32_t)0x7UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV128   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV128 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS   9
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_SEL   ((uint32_t)(0x7UL << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS))
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ERFO   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_ERFO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ERFO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_INRO   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_INRO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_INRO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_IPO   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_IPO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_IPO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_IBRO   ((uint32_t)0x5UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_IBRO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_IBRO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ERTCO   ((uint32_t)0x6UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_ERTCO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ERTCO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_EXTCLK   ((uint32_t)0x7UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_EXTCLK   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_EXTCLK << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_RDY_POS   13
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_SYSCLK_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_IPO_DIV_POS   14
 
#define MXC_F_GCR_CLKCTRL_IPO_DIV   ((uint32_t)(0x3UL << MXC_F_GCR_CLKCTRL_IPO_DIV_POS))
 
#define MXC_V_GCR_CLKCTRL_IPO_DIV_DIV1   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_CLKCTRL_IPO_DIV_DIV1   (MXC_V_GCR_CLKCTRL_IPO_DIV_DIV1 << MXC_F_GCR_CLKCTRL_IPO_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_IPO_DIV_DIV2   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_CLKCTRL_IPO_DIV_DIV2   (MXC_V_GCR_CLKCTRL_IPO_DIV_DIV2 << MXC_F_GCR_CLKCTRL_IPO_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_IPO_DIV_DIV4   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_CLKCTRL_IPO_DIV_DIV4   (MXC_V_GCR_CLKCTRL_IPO_DIV_DIV4 << MXC_F_GCR_CLKCTRL_IPO_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_IPO_DIV_DIV8   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_CLKCTRL_IPO_DIV_DIV8   (MXC_V_GCR_CLKCTRL_IPO_DIV_DIV8 << MXC_F_GCR_CLKCTRL_IPO_DIV_POS)
 
#define MXC_F_GCR_CLKCTRL_ERFO_EN_POS   16
 
#define MXC_F_GCR_CLKCTRL_ERFO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ERFO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_ERTCO_EN_POS   17
 
#define MXC_F_GCR_CLKCTRL_ERTCO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ERTCO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_IPO_EN_POS   19
 
#define MXC_F_GCR_CLKCTRL_IPO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IPO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_IBRO_EN_POS   20
 
#define MXC_F_GCR_CLKCTRL_IBRO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IBRO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_IBRO_VS_POS   21
 
#define MXC_F_GCR_CLKCTRL_IBRO_VS   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IBRO_VS_POS))
 
#define MXC_F_GCR_CLKCTRL_ERFO_RDY_POS   24
 
#define MXC_F_GCR_CLKCTRL_ERFO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ERFO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_ERTCO_RDY_POS   25
 
#define MXC_F_GCR_CLKCTRL_ERTCO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ERTCO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_IPO_RDY_POS   27
 
#define MXC_F_GCR_CLKCTRL_IPO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IPO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_IBRO_RDY_POS   28
 
#define MXC_F_GCR_CLKCTRL_IBRO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IBRO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_INRO_RDY_POS   29
 
#define MXC_F_GCR_CLKCTRL_INRO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_INRO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_EXTCLK_RDY_POS   31
 
#define MXC_F_GCR_CLKCTRL_EXTCLK_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_EXTCLK_RDY_POS))
 
#define MXC_F_GCR_PM_MODE_POS   0
 
#define MXC_F_GCR_PM_MODE   ((uint32_t)(0x7UL << MXC_F_GCR_PM_MODE_POS))
 
#define MXC_V_GCR_PM_MODE_ACTIVE   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_PM_MODE_ACTIVE   (MXC_V_GCR_PM_MODE_ACTIVE << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_V_GCR_PM_MODE_SHUTDOWN   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_PM_MODE_SHUTDOWN   (MXC_V_GCR_PM_MODE_SHUTDOWN << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_V_GCR_PM_MODE_BACKUP   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_PM_MODE_BACKUP   (MXC_V_GCR_PM_MODE_BACKUP << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_F_GCR_PM_GPIO_WE_POS   4
 
#define MXC_F_GCR_PM_GPIO_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_GPIO_WE_POS))
 
#define MXC_F_GCR_PM_RTC_WE_POS   5
 
#define MXC_F_GCR_PM_RTC_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_RTC_WE_POS))
 
#define MXC_F_GCR_PM_LPTMR0_WE_POS   6
 
#define MXC_F_GCR_PM_LPTMR0_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_LPTMR0_WE_POS))
 
#define MXC_F_GCR_PM_LPTMR1_WE_POS   7
 
#define MXC_F_GCR_PM_LPTMR1_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_LPTMR1_WE_POS))
 
#define MXC_F_GCR_PM_LPUART0_WE_POS   8
 
#define MXC_F_GCR_PM_LPUART0_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_LPUART0_WE_POS))
 
#define MXC_F_GCR_PM_ERFO_PD_POS   12
 
#define MXC_F_GCR_PM_ERFO_PD   ((uint32_t)(0x1UL << MXC_F_GCR_PM_ERFO_PD_POS))
 
#define MXC_F_GCR_PM_IPO_PD_POS   16
 
#define MXC_F_GCR_PM_IPO_PD   ((uint32_t)(0x1UL << MXC_F_GCR_PM_IPO_PD_POS))
 
#define MXC_F_GCR_PM_IBRO_PD_POS   17
 
#define MXC_F_GCR_PM_IBRO_PD   ((uint32_t)(0x1UL << MXC_F_GCR_PM_IBRO_PD_POS))
 
#define MXC_F_GCR_PM_ERFO_BP_POS   20
 
#define MXC_F_GCR_PM_ERFO_BP   ((uint32_t)(0x1UL << MXC_F_GCR_PM_ERFO_BP_POS))
 
#define MXC_F_GCR_PCLKDIV_AON_CLKDIV_POS   0
 
#define MXC_F_GCR_PCLKDIV_AON_CLKDIV   ((uint32_t)(0x3UL << MXC_F_GCR_PCLKDIV_AON_CLKDIV_POS))
 
#define MXC_V_GCR_PCLKDIV_AON_CLKDIV_DIV4   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_PCLKDIV_AON_CLKDIV_DIV4   (MXC_V_GCR_PCLKDIV_AON_CLKDIV_DIV4 << MXC_F_GCR_PCLKDIV_AON_CLKDIV_POS)
 
#define MXC_V_GCR_PCLKDIV_AON_CLKDIV_DIV8   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_PCLKDIV_AON_CLKDIV_DIV8   (MXC_V_GCR_PCLKDIV_AON_CLKDIV_DIV8 << MXC_F_GCR_PCLKDIV_AON_CLKDIV_POS)
 
#define MXC_V_GCR_PCLKDIV_AON_CLKDIV_DIV16   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_PCLKDIV_AON_CLKDIV_DIV16   (MXC_V_GCR_PCLKDIV_AON_CLKDIV_DIV16 << MXC_F_GCR_PCLKDIV_AON_CLKDIV_POS)
 
#define MXC_V_GCR_PCLKDIV_AON_CLKDIV_DIV32   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_PCLKDIV_AON_CLKDIV_DIV32   (MXC_V_GCR_PCLKDIV_AON_CLKDIV_DIV32 << MXC_F_GCR_PCLKDIV_AON_CLKDIV_POS)
 
#define MXC_F_GCR_PCLKDIV_DIV_CLK_OUT_CTRL_POS   14
 
#define MXC_F_GCR_PCLKDIV_DIV_CLK_OUT_CTRL   ((uint32_t)(0x3UL << MXC_F_GCR_PCLKDIV_DIV_CLK_OUT_CTRL_POS))
 
#define MXC_F_GCR_PCLKDIV_DIV_CLK_OUT_EN_POS   16
 
#define MXC_F_GCR_PCLKDIV_DIV_CLK_OUT_EN   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIV_DIV_CLK_OUT_EN_POS))
 
#define MXC_F_GCR_PCLKDIS0_GPIO0_POS   0
 
#define MXC_F_GCR_PCLKDIS0_GPIO0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_GPIO0_POS))
 
#define MXC_F_GCR_PCLKDIS0_GPIO1_POS   1
 
#define MXC_F_GCR_PCLKDIS0_GPIO1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_GPIO1_POS))
 
#define MXC_F_GCR_PCLKDIS0_DMA_POS   5
 
#define MXC_F_GCR_PCLKDIS0_DMA   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_DMA_POS))
 
#define MXC_F_GCR_PCLKDIS0_SPI0_POS   6
 
#define MXC_F_GCR_PCLKDIS0_SPI0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_SPI0_POS))
 
#define MXC_F_GCR_PCLKDIS0_SPI1_POS   7
 
#define MXC_F_GCR_PCLKDIS0_SPI1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_SPI1_POS))
 
#define MXC_F_GCR_PCLKDIS0_SPI2_POS   8
 
#define MXC_F_GCR_PCLKDIS0_SPI2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_SPI2_POS))
 
#define MXC_F_GCR_PCLKDIS0_UART0_POS   9
 
#define MXC_F_GCR_PCLKDIS0_UART0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_UART0_POS))
 
#define MXC_F_GCR_PCLKDIS0_UART1_POS   10
 
#define MXC_F_GCR_PCLKDIS0_UART1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_UART1_POS))
 
#define MXC_F_GCR_PCLKDIS0_I2C0_POS   13
 
#define MXC_F_GCR_PCLKDIS0_I2C0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_I2C0_POS))
 
#define MXC_F_GCR_PCLKDIS0_TMR0_POS   15
 
#define MXC_F_GCR_PCLKDIS0_TMR0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_TMR0_POS))
 
#define MXC_F_GCR_PCLKDIS0_TMR1_POS   16
 
#define MXC_F_GCR_PCLKDIS0_TMR1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_TMR1_POS))
 
#define MXC_F_GCR_PCLKDIS0_TMR2_POS   17
 
#define MXC_F_GCR_PCLKDIS0_TMR2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_TMR2_POS))
 
#define MXC_F_GCR_PCLKDIS0_TMR3_POS   18
 
#define MXC_F_GCR_PCLKDIS0_TMR3   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_TMR3_POS))
 
#define MXC_F_GCR_PCLKDIS0_I2C1_POS   28
 
#define MXC_F_GCR_PCLKDIS0_I2C1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_I2C1_POS))
 
#define MXC_F_GCR_MEMCTRL_FWS_POS   0
 
#define MXC_F_GCR_MEMCTRL_FWS   ((uint32_t)(0x7UL << MXC_F_GCR_MEMCTRL_FWS_POS))
 
#define MXC_F_GCR_MEMCTRL_RAMWS_EN_POS   4
 
#define MXC_F_GCR_MEMCTRL_RAMWS_EN   ((uint32_t)(0x1UL << MXC_F_GCR_MEMCTRL_RAMWS_EN_POS))
 
#define MXC_F_GCR_MEMCTRL_RAM0LS_EN_POS   8
 
#define MXC_F_GCR_MEMCTRL_RAM0LS_EN   ((uint32_t)(0x1UL << MXC_F_GCR_MEMCTRL_RAM0LS_EN_POS))
 
#define MXC_F_GCR_MEMCTRL_RAM1LS_EN_POS   9
 
#define MXC_F_GCR_MEMCTRL_RAM1LS_EN   ((uint32_t)(0x1UL << MXC_F_GCR_MEMCTRL_RAM1LS_EN_POS))
 
#define MXC_F_GCR_MEMCTRL_RAM2LS_EN_POS   10
 
#define MXC_F_GCR_MEMCTRL_RAM2LS_EN   ((uint32_t)(0x1UL << MXC_F_GCR_MEMCTRL_RAM2LS_EN_POS))
 
#define MXC_F_GCR_MEMCTRL_RAM3LS_EN_POS   11
 
#define MXC_F_GCR_MEMCTRL_RAM3LS_EN   ((uint32_t)(0x1UL << MXC_F_GCR_MEMCTRL_RAM3LS_EN_POS))
 
#define MXC_F_GCR_MEMCTRL_ICC0LS_EN_POS   12
 
#define MXC_F_GCR_MEMCTRL_ICC0LS_EN   ((uint32_t)(0x1UL << MXC_F_GCR_MEMCTRL_ICC0LS_EN_POS))
 
#define MXC_F_GCR_MEMCTRL_ROMLS_EN_POS   13
 
#define MXC_F_GCR_MEMCTRL_ROMLS_EN   ((uint32_t)(0x1UL << MXC_F_GCR_MEMCTRL_ROMLS_EN_POS))
 
#define MXC_F_GCR_MEMZ_RAM_POS   0
 
#define MXC_F_GCR_MEMZ_RAM   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM_POS))
 
#define MXC_F_GCR_MEMZ_RAMCB_POS   1
 
#define MXC_F_GCR_MEMZ_RAMCB   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAMCB_POS))
 
#define MXC_F_GCR_MEMZ_ICC0_POS   2
 
#define MXC_F_GCR_MEMZ_ICC0   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_ICC0_POS))
 
#define MXC_F_GCR_SYSST_ICELOCK_POS   0
 
#define MXC_F_GCR_SYSST_ICELOCK   ((uint32_t)(0x1UL << MXC_F_GCR_SYSST_ICELOCK_POS))
 
#define MXC_F_GCR_RST1_I2C1_POS   0
 
#define MXC_F_GCR_RST1_I2C1   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_I2C1_POS))
 
#define MXC_F_GCR_RST1_WDT1_POS   8
 
#define MXC_F_GCR_RST1_WDT1   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_WDT1_POS))
 
#define MXC_F_GCR_RST1_CRC_POS   9
 
#define MXC_F_GCR_RST1_CRC   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_CRC_POS))
 
#define MXC_F_GCR_RST1_AES_POS   10
 
#define MXC_F_GCR_RST1_AES   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_AES_POS))
 
#define MXC_F_GCR_RST1_AC_POS   14
 
#define MXC_F_GCR_RST1_AC   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_AC_POS))
 
#define MXC_F_GCR_RST1_I2C2_POS   17
 
#define MXC_F_GCR_RST1_I2C2   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_I2C2_POS))
 
#define MXC_F_GCR_RST1_I2S_POS   23
 
#define MXC_F_GCR_RST1_I2S   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_I2S_POS))
 
#define MXC_F_GCR_PCLKDIS1_UART2_POS   1
 
#define MXC_F_GCR_PCLKDIS1_UART2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_UART2_POS))
 
#define MXC_F_GCR_PCLKDIS1_TRNG_POS   2
 
#define MXC_F_GCR_PCLKDIS1_TRNG   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_TRNG_POS))
 
#define MXC_F_GCR_PCLKDIS1_WWDT0_POS   4
 
#define MXC_F_GCR_PCLKDIS1_WWDT0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_WWDT0_POS))
 
#define MXC_F_GCR_PCLKDIS1_WWDT1_POS   5
 
#define MXC_F_GCR_PCLKDIS1_WWDT1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_WWDT1_POS))
 
#define MXC_F_GCR_PCLKDIS1_ICC0_POS   11
 
#define MXC_F_GCR_PCLKDIS1_ICC0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_ICC0_POS))
 
#define MXC_F_GCR_PCLKDIS1_CRC_POS   14
 
#define MXC_F_GCR_PCLKDIS1_CRC   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_CRC_POS))
 
#define MXC_F_GCR_PCLKDIS1_AES_POS   15
 
#define MXC_F_GCR_PCLKDIS1_AES   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_AES_POS))
 
#define MXC_F_GCR_PCLKDIS1_I2C2_POS   21
 
#define MXC_F_GCR_PCLKDIS1_I2C2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_I2C2_POS))
 
#define MXC_F_GCR_PCLKDIS1_I2S_POS   23
 
#define MXC_F_GCR_PCLKDIS1_I2S   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_I2S_POS))
 
#define MXC_F_GCR_EVENTEN_DMA_POS   0
 
#define MXC_F_GCR_EVENTEN_DMA   ((uint32_t)(0x1UL << MXC_F_GCR_EVENTEN_DMA_POS))
 
#define MXC_F_GCR_EVENTEN_RX_POS   1
 
#define MXC_F_GCR_EVENTEN_RX   ((uint32_t)(0x1UL << MXC_F_GCR_EVENTEN_RX_POS))
 
#define MXC_F_GCR_EVENTEN_TX_POS   2
 
#define MXC_F_GCR_EVENTEN_TX   ((uint32_t)(0x1UL << MXC_F_GCR_EVENTEN_TX_POS))
 
#define MXC_F_GCR_REVISION_REVISION_POS   0
 
#define MXC_F_GCR_REVISION_REVISION   ((uint32_t)(0xFFFFUL << MXC_F_GCR_REVISION_REVISION_POS))
 
#define MXC_F_GCR_SYSIE_ICEUNLOCK_POS   0
 
#define MXC_F_GCR_SYSIE_ICEUNLOCK   ((uint32_t)(0x1UL << MXC_F_GCR_SYSIE_ICEUNLOCK_POS))
 
#define MXC_F_GCR_ECCERR_RAM_POS   0
 
#define MXC_F_GCR_ECCERR_RAM   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_RAM_POS))
 
#define MXC_F_GCR_ECCERR_ICC0_POS   1
 
#define MXC_F_GCR_ECCERR_ICC0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_ICC0_POS))
 
#define MXC_F_GCR_ECCERR_FLASH_POS   2
 
#define MXC_F_GCR_ECCERR_FLASH   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_FLASH_POS))
 
#define MXC_F_GCR_ECCCED_RAM_POS   0
 
#define MXC_F_GCR_ECCCED_RAM   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_RAM_POS))
 
#define MXC_F_GCR_ECCCED_ICC0_POS   1
 
#define MXC_F_GCR_ECCCED_ICC0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_ICC0_POS))
 
#define MXC_F_GCR_ECCCED_FLASH_POS   2
 
#define MXC_F_GCR_ECCCED_FLASH   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_FLASH_POS))
 
#define MXC_F_GCR_ECCIE_RAM_POS   0
 
#define MXC_F_GCR_ECCIE_RAM   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM_POS))
 
#define MXC_F_GCR_ECCIE_ICC0_POS   1
 
#define MXC_F_GCR_ECCIE_ICC0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_ICC0_POS))
 
#define MXC_F_GCR_ECCIE_FLASH_POS   2
 
#define MXC_F_GCR_ECCIE_FLASH   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_FLASH_POS))
 
#define MXC_F_GCR_ECCADDR_DATARAMADDR_POS   0
 
#define MXC_F_GCR_ECCADDR_DATARAMADDR   ((uint32_t)(0x3FFFUL << MXC_F_GCR_ECCADDR_DATARAMADDR_POS))
 
#define MXC_F_GCR_ECCADDR_DATARAMBANK_POS   14
 
#define MXC_F_GCR_ECCADDR_DATARAMBANK   ((uint32_t)(0x1UL << MXC_F_GCR_ECCADDR_DATARAMBANK_POS))
 
#define MXC_F_GCR_ECCADDR_DATARAMERR_POS   15
 
#define MXC_F_GCR_ECCADDR_DATARAMERR   ((uint32_t)(0x1UL << MXC_F_GCR_ECCADDR_DATARAMERR_POS))
 
#define MXC_F_GCR_ECCADDR_TAGRAMADDR_POS   16
 
#define MXC_F_GCR_ECCADDR_TAGRAMADDR   ((uint32_t)(0x3FFFUL << MXC_F_GCR_ECCADDR_TAGRAMADDR_POS))
 
#define MXC_F_GCR_ECCADDR_TAGRAMBANK_POS   30
 
#define MXC_F_GCR_ECCADDR_TAGRAMBANK   ((uint32_t)(0x1UL << MXC_F_GCR_ECCADDR_TAGRAMBANK_POS))
 
#define MXC_F_GCR_ECCADDR_TAGRAMERR_POS   31
 
#define MXC_F_GCR_ECCADDR_TAGRAMERR   ((uint32_t)(0x1UL << MXC_F_GCR_ECCADDR_TAGRAMERR_POS))
 

Detailed Description

Registers, Bit Masks and Bit Positions for the GCR Peripheral Module.

Note
This file is @generated.