MAX32690 Peripheral Driver API
Peripheral Driver API for the MAX32690
•All Data Structures Files Functions Variables Typedefs Enumerations Enumerator Modules Pages
Macros
GCR_RST0
GCR_Registers

Macros

#define MXC_F_GCR_RST0_DMA_POS   0
 
#define MXC_F_GCR_RST0_DMA   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_DMA_POS))
 
#define MXC_F_GCR_RST0_WDT0_POS   1
 
#define MXC_F_GCR_RST0_WDT0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_WDT0_POS))
 
#define MXC_F_GCR_RST0_GPIO0_POS   2
 
#define MXC_F_GCR_RST0_GPIO0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO0_POS))
 
#define MXC_F_GCR_RST0_GPIO1_POS   3
 
#define MXC_F_GCR_RST0_GPIO1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO1_POS))
 
#define MXC_F_GCR_RST0_GPIO2_POS   4
 
#define MXC_F_GCR_RST0_GPIO2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO2_POS))
 
#define MXC_F_GCR_RST0_TMR0_POS   5
 
#define MXC_F_GCR_RST0_TMR0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR0_POS))
 
#define MXC_F_GCR_RST0_TMR1_POS   6
 
#define MXC_F_GCR_RST0_TMR1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR1_POS))
 
#define MXC_F_GCR_RST0_TMR2_POS   7
 
#define MXC_F_GCR_RST0_TMR2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR2_POS))
 
#define MXC_F_GCR_RST0_TMR3_POS   8
 
#define MXC_F_GCR_RST0_TMR3   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR3_POS))
 
#define MXC_F_GCR_RST0_UART0_POS   11
 
#define MXC_F_GCR_RST0_UART0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART0_POS))
 
#define MXC_F_GCR_RST0_UART1_POS   12
 
#define MXC_F_GCR_RST0_UART1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART1_POS))
 
#define MXC_F_GCR_RST0_SPI0_POS   13
 
#define MXC_F_GCR_RST0_SPI0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI0_POS))
 
#define MXC_F_GCR_RST0_SPI1_POS   14
 
#define MXC_F_GCR_RST0_SPI1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI1_POS))
 
#define MXC_F_GCR_RST0_SPI2_POS   15
 
#define MXC_F_GCR_RST0_SPI2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI2_POS))
 
#define MXC_F_GCR_RST0_I2C0_POS   16
 
#define MXC_F_GCR_RST0_I2C0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_I2C0_POS))
 
#define MXC_F_GCR_RST0_RTC_POS   17
 
#define MXC_F_GCR_RST0_RTC   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_RTC_POS))
 
#define MXC_F_GCR_RST0_CRYPTO_POS   18
 
#define MXC_F_GCR_RST0_CRYPTO   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CRYPTO_POS))
 
#define MXC_F_GCR_RST0_CAN0_POS   19
 
#define MXC_F_GCR_RST0_CAN0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CAN0_POS))
 
#define MXC_F_GCR_RST0_CAN1_POS   20
 
#define MXC_F_GCR_RST0_CAN1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CAN1_POS))
 
#define MXC_F_GCR_RST0_HPB_POS   21
 
#define MXC_F_GCR_RST0_HPB   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_HPB_POS))
 
#define MXC_F_GCR_RST0_SMPHR_POS   22
 
#define MXC_F_GCR_RST0_SMPHR   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SMPHR_POS))
 
#define MXC_F_GCR_RST0_USB_POS   23
 
#define MXC_F_GCR_RST0_USB   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_USB_POS))
 
#define MXC_F_GCR_RST0_TRNG_POS   24
 
#define MXC_F_GCR_RST0_TRNG   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TRNG_POS))
 
#define MXC_F_GCR_RST0_ADC_POS   26
 
#define MXC_F_GCR_RST0_ADC   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_ADC_POS))
 
#define MXC_F_GCR_RST0_UART2_POS   28
 
#define MXC_F_GCR_RST0_UART2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART2_POS))
 
#define MXC_F_GCR_RST0_SOFT_POS   29
 
#define MXC_F_GCR_RST0_SOFT   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SOFT_POS))
 
#define MXC_F_GCR_RST0_PERIPH_POS   30
 
#define MXC_F_GCR_RST0_PERIPH   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_PERIPH_POS))
 
#define MXC_F_GCR_RST0_SYS_POS   31
 
#define MXC_F_GCR_RST0_SYS   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SYS_POS))
 

Detailed Description

Reset.

Macro Definition Documentation

◆ MXC_F_GCR_RST0_ADC

#define MXC_F_GCR_RST0_ADC   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_ADC_POS))

RST0_ADC Mask

◆ MXC_F_GCR_RST0_ADC_POS

#define MXC_F_GCR_RST0_ADC_POS   26

RST0_ADC Position

◆ MXC_F_GCR_RST0_CAN0

#define MXC_F_GCR_RST0_CAN0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CAN0_POS))

RST0_CAN0 Mask

◆ MXC_F_GCR_RST0_CAN0_POS

#define MXC_F_GCR_RST0_CAN0_POS   19

RST0_CAN0 Position

◆ MXC_F_GCR_RST0_CAN1

#define MXC_F_GCR_RST0_CAN1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CAN1_POS))

RST0_CAN1 Mask

◆ MXC_F_GCR_RST0_CAN1_POS

#define MXC_F_GCR_RST0_CAN1_POS   20

RST0_CAN1 Position

◆ MXC_F_GCR_RST0_CRYPTO

#define MXC_F_GCR_RST0_CRYPTO   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CRYPTO_POS))

RST0_CRYPTO Mask

◆ MXC_F_GCR_RST0_CRYPTO_POS

#define MXC_F_GCR_RST0_CRYPTO_POS   18

RST0_CRYPTO Position

◆ MXC_F_GCR_RST0_DMA

#define MXC_F_GCR_RST0_DMA   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_DMA_POS))

RST0_DMA Mask

◆ MXC_F_GCR_RST0_DMA_POS

#define MXC_F_GCR_RST0_DMA_POS   0

RST0_DMA Position

◆ MXC_F_GCR_RST0_GPIO0

#define MXC_F_GCR_RST0_GPIO0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO0_POS))

RST0_GPIO0 Mask

◆ MXC_F_GCR_RST0_GPIO0_POS

#define MXC_F_GCR_RST0_GPIO0_POS   2

RST0_GPIO0 Position

◆ MXC_F_GCR_RST0_GPIO1

#define MXC_F_GCR_RST0_GPIO1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO1_POS))

RST0_GPIO1 Mask

◆ MXC_F_GCR_RST0_GPIO1_POS

#define MXC_F_GCR_RST0_GPIO1_POS   3

RST0_GPIO1 Position

◆ MXC_F_GCR_RST0_GPIO2

#define MXC_F_GCR_RST0_GPIO2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO2_POS))

RST0_GPIO2 Mask

◆ MXC_F_GCR_RST0_GPIO2_POS

#define MXC_F_GCR_RST0_GPIO2_POS   4

RST0_GPIO2 Position

◆ MXC_F_GCR_RST0_HPB

#define MXC_F_GCR_RST0_HPB   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_HPB_POS))

RST0_HPB Mask

◆ MXC_F_GCR_RST0_HPB_POS

#define MXC_F_GCR_RST0_HPB_POS   21

RST0_HPB Position

◆ MXC_F_GCR_RST0_I2C0

#define MXC_F_GCR_RST0_I2C0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_I2C0_POS))

RST0_I2C0 Mask

◆ MXC_F_GCR_RST0_I2C0_POS

#define MXC_F_GCR_RST0_I2C0_POS   16

RST0_I2C0 Position

◆ MXC_F_GCR_RST0_PERIPH

#define MXC_F_GCR_RST0_PERIPH   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_PERIPH_POS))

RST0_PERIPH Mask

◆ MXC_F_GCR_RST0_PERIPH_POS

#define MXC_F_GCR_RST0_PERIPH_POS   30

RST0_PERIPH Position

◆ MXC_F_GCR_RST0_RTC

#define MXC_F_GCR_RST0_RTC   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_RTC_POS))

RST0_RTC Mask

◆ MXC_F_GCR_RST0_RTC_POS

#define MXC_F_GCR_RST0_RTC_POS   17

RST0_RTC Position

◆ MXC_F_GCR_RST0_SMPHR

#define MXC_F_GCR_RST0_SMPHR   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SMPHR_POS))

RST0_SMPHR Mask

◆ MXC_F_GCR_RST0_SMPHR_POS

#define MXC_F_GCR_RST0_SMPHR_POS   22

RST0_SMPHR Position

◆ MXC_F_GCR_RST0_SOFT

#define MXC_F_GCR_RST0_SOFT   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SOFT_POS))

RST0_SOFT Mask

◆ MXC_F_GCR_RST0_SOFT_POS

#define MXC_F_GCR_RST0_SOFT_POS   29

RST0_SOFT Position

◆ MXC_F_GCR_RST0_SPI0

#define MXC_F_GCR_RST0_SPI0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI0_POS))

RST0_SPI0 Mask

◆ MXC_F_GCR_RST0_SPI0_POS

#define MXC_F_GCR_RST0_SPI0_POS   13

RST0_SPI0 Position

◆ MXC_F_GCR_RST0_SPI1

#define MXC_F_GCR_RST0_SPI1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI1_POS))

RST0_SPI1 Mask

◆ MXC_F_GCR_RST0_SPI1_POS

#define MXC_F_GCR_RST0_SPI1_POS   14

RST0_SPI1 Position

◆ MXC_F_GCR_RST0_SPI2

#define MXC_F_GCR_RST0_SPI2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI2_POS))

RST0_SPI2 Mask

◆ MXC_F_GCR_RST0_SPI2_POS

#define MXC_F_GCR_RST0_SPI2_POS   15

RST0_SPI2 Position

◆ MXC_F_GCR_RST0_SYS

#define MXC_F_GCR_RST0_SYS   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SYS_POS))

RST0_SYS Mask

◆ MXC_F_GCR_RST0_SYS_POS

#define MXC_F_GCR_RST0_SYS_POS   31

RST0_SYS Position

◆ MXC_F_GCR_RST0_TMR0

#define MXC_F_GCR_RST0_TMR0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR0_POS))

RST0_TMR0 Mask

◆ MXC_F_GCR_RST0_TMR0_POS

#define MXC_F_GCR_RST0_TMR0_POS   5

RST0_TMR0 Position

◆ MXC_F_GCR_RST0_TMR1

#define MXC_F_GCR_RST0_TMR1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR1_POS))

RST0_TMR1 Mask

◆ MXC_F_GCR_RST0_TMR1_POS

#define MXC_F_GCR_RST0_TMR1_POS   6

RST0_TMR1 Position

◆ MXC_F_GCR_RST0_TMR2

#define MXC_F_GCR_RST0_TMR2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR2_POS))

RST0_TMR2 Mask

◆ MXC_F_GCR_RST0_TMR2_POS

#define MXC_F_GCR_RST0_TMR2_POS   7

RST0_TMR2 Position

◆ MXC_F_GCR_RST0_TMR3

#define MXC_F_GCR_RST0_TMR3   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR3_POS))

RST0_TMR3 Mask

◆ MXC_F_GCR_RST0_TMR3_POS

#define MXC_F_GCR_RST0_TMR3_POS   8

RST0_TMR3 Position

◆ MXC_F_GCR_RST0_TRNG

#define MXC_F_GCR_RST0_TRNG   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TRNG_POS))

RST0_TRNG Mask

◆ MXC_F_GCR_RST0_TRNG_POS

#define MXC_F_GCR_RST0_TRNG_POS   24

RST0_TRNG Position

◆ MXC_F_GCR_RST0_UART0

#define MXC_F_GCR_RST0_UART0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART0_POS))

RST0_UART0 Mask

◆ MXC_F_GCR_RST0_UART0_POS

#define MXC_F_GCR_RST0_UART0_POS   11

RST0_UART0 Position

◆ MXC_F_GCR_RST0_UART1

#define MXC_F_GCR_RST0_UART1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART1_POS))

RST0_UART1 Mask

◆ MXC_F_GCR_RST0_UART1_POS

#define MXC_F_GCR_RST0_UART1_POS   12

RST0_UART1 Position

◆ MXC_F_GCR_RST0_UART2

#define MXC_F_GCR_RST0_UART2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART2_POS))

RST0_UART2 Mask

◆ MXC_F_GCR_RST0_UART2_POS

#define MXC_F_GCR_RST0_UART2_POS   28

RST0_UART2 Position

◆ MXC_F_GCR_RST0_USB

#define MXC_F_GCR_RST0_USB   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_USB_POS))

RST0_USB Mask

◆ MXC_F_GCR_RST0_USB_POS

#define MXC_F_GCR_RST0_USB_POS   23

RST0_USB Position

◆ MXC_F_GCR_RST0_WDT0

#define MXC_F_GCR_RST0_WDT0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_WDT0_POS))

RST0_WDT0 Mask

◆ MXC_F_GCR_RST0_WDT0_POS

#define MXC_F_GCR_RST0_WDT0_POS   1

RST0_WDT0 Position