GCFR_REG2

Macros
#define	MXC_F_GCFR_REG2_CNNX16_0_ISO_POS   0
#define	MXC_F_GCFR_REG2_CNNX16_0_ISO   ((uint32_t)(0x1UL << MXC_F_GCFR_REG2_CNNX16_0_ISO_POS))
#define	MXC_F_GCFR_REG2_CNNX16_1_ISO_POS   1
#define	MXC_F_GCFR_REG2_CNNX16_1_ISO   ((uint32_t)(0x1UL << MXC_F_GCFR_REG2_CNNX16_1_ISO_POS))
#define	MXC_F_GCFR_REG2_CNNX16_2_ISO_POS   2
#define	MXC_F_GCFR_REG2_CNNX16_2_ISO   ((uint32_t)(0x1UL << MXC_F_GCFR_REG2_CNNX16_2_ISO_POS))
#define	MXC_F_GCFR_REG2_CNNX16_3_ISO_POS   3
#define	MXC_F_GCFR_REG2_CNNX16_3_ISO   ((uint32_t)(0x1UL << MXC_F_GCFR_REG2_CNNX16_3_ISO_POS))

Detailed Description

Register 2.

Macro Definition Documentation

MXC_F_GCFR_REG2_CNNX16_0_ISO

#define MXC_F_GCFR_REG2_CNNX16_0_ISO   ((uint32_t)(0x1UL << MXC_F_GCFR_REG2_CNNX16_0_ISO_POS))

REG2_CNNX16_0_ISO Mask

MXC_F_GCFR_REG2_CNNX16_0_ISO_POS

#define MXC_F_GCFR_REG2_CNNX16_0_ISO_POS   0

REG2_CNNX16_0_ISO Position

MXC_F_GCFR_REG2_CNNX16_1_ISO

#define MXC_F_GCFR_REG2_CNNX16_1_ISO   ((uint32_t)(0x1UL << MXC_F_GCFR_REG2_CNNX16_1_ISO_POS))

REG2_CNNX16_1_ISO Mask

MXC_F_GCFR_REG2_CNNX16_1_ISO_POS

#define MXC_F_GCFR_REG2_CNNX16_1_ISO_POS   1

REG2_CNNX16_1_ISO Position

MXC_F_GCFR_REG2_CNNX16_2_ISO

#define MXC_F_GCFR_REG2_CNNX16_2_ISO   ((uint32_t)(0x1UL << MXC_F_GCFR_REG2_CNNX16_2_ISO_POS))

REG2_CNNX16_2_ISO Mask

MXC_F_GCFR_REG2_CNNX16_2_ISO_POS

#define MXC_F_GCFR_REG2_CNNX16_2_ISO_POS   2

REG2_CNNX16_2_ISO Position

MXC_F_GCFR_REG2_CNNX16_3_ISO

#define MXC_F_GCFR_REG2_CNNX16_3_ISO   ((uint32_t)(0x1UL << MXC_F_GCFR_REG2_CNNX16_3_ISO_POS))

REG2_CNNX16_3_ISO Mask

MXC_F_GCFR_REG2_CNNX16_3_ISO_POS

#define MXC_F_GCFR_REG2_CNNX16_3_ISO_POS   3

REG2_CNNX16_3_ISO Position