GCFR_REG3

Macros
#define	MXC_F_GCFR_REG3_CNNX16_0_RST_POS   0
#define	MXC_F_GCFR_REG3_CNNX16_0_RST   ((uint32_t)(0x1UL << MXC_F_GCFR_REG3_CNNX16_0_RST_POS))
#define	MXC_F_GCFR_REG3_CNNX16_1_RST_POS   1
#define	MXC_F_GCFR_REG3_CNNX16_1_RST   ((uint32_t)(0x1UL << MXC_F_GCFR_REG3_CNNX16_1_RST_POS))
#define	MXC_F_GCFR_REG3_CNNX16_2_RST_POS   2
#define	MXC_F_GCFR_REG3_CNNX16_2_RST   ((uint32_t)(0x1UL << MXC_F_GCFR_REG3_CNNX16_2_RST_POS))
#define	MXC_F_GCFR_REG3_CNNX16_3_RST_POS   3
#define	MXC_F_GCFR_REG3_CNNX16_3_RST   ((uint32_t)(0x1UL << MXC_F_GCFR_REG3_CNNX16_3_RST_POS))

Detailed Description

Register 3.

Macro Definition Documentation

MXC_F_GCFR_REG3_CNNX16_0_RST

#define MXC_F_GCFR_REG3_CNNX16_0_RST   ((uint32_t)(0x1UL << MXC_F_GCFR_REG3_CNNX16_0_RST_POS))

REG3_CNNX16_0_RST Mask

MXC_F_GCFR_REG3_CNNX16_0_RST_POS

#define MXC_F_GCFR_REG3_CNNX16_0_RST_POS   0

REG3_CNNX16_0_RST Position

MXC_F_GCFR_REG3_CNNX16_1_RST

#define MXC_F_GCFR_REG3_CNNX16_1_RST   ((uint32_t)(0x1UL << MXC_F_GCFR_REG3_CNNX16_1_RST_POS))

REG3_CNNX16_1_RST Mask

MXC_F_GCFR_REG3_CNNX16_1_RST_POS

#define MXC_F_GCFR_REG3_CNNX16_1_RST_POS   1

REG3_CNNX16_1_RST Position

MXC_F_GCFR_REG3_CNNX16_2_RST

#define MXC_F_GCFR_REG3_CNNX16_2_RST   ((uint32_t)(0x1UL << MXC_F_GCFR_REG3_CNNX16_2_RST_POS))

REG3_CNNX16_2_RST Mask

MXC_F_GCFR_REG3_CNNX16_2_RST_POS

#define MXC_F_GCFR_REG3_CNNX16_2_RST_POS   2

REG3_CNNX16_2_RST Position

MXC_F_GCFR_REG3_CNNX16_3_RST

#define MXC_F_GCFR_REG3_CNNX16_3_RST   ((uint32_t)(0x1UL << MXC_F_GCFR_REG3_CNNX16_3_RST_POS))

REG3_CNNX16_3_RST Mask

MXC_F_GCFR_REG3_CNNX16_3_RST_POS

#define MXC_F_GCFR_REG3_CNNX16_3_RST_POS   3

REG3_CNNX16_3_RST Position