ADC_CHSEL0

Macros
#define	MXC_F_ADC_CHSEL0_SLOT0_ID_POS   0
#define	MXC_F_ADC_CHSEL0_SLOT0_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL0_SLOT0_ID_POS))
#define	MXC_F_ADC_CHSEL0_SLOT1_ID_POS   8
#define	MXC_F_ADC_CHSEL0_SLOT1_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL0_SLOT1_ID_POS))
#define	MXC_F_ADC_CHSEL0_SLOT2_ID_POS   16
#define	MXC_F_ADC_CHSEL0_SLOT2_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL0_SLOT2_ID_POS))
#define	MXC_F_ADC_CHSEL0_SLOT3_ID_POS   24
#define	MXC_F_ADC_CHSEL0_SLOT3_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL0_SLOT3_ID_POS))

Detailed Description

Channel Select Register 0.

Macro Definition Documentation

MXC_F_ADC_CHSEL0_SLOT0_ID

#define MXC_F_ADC_CHSEL0_SLOT0_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL0_SLOT0_ID_POS))

CHSEL0_SLOT0_ID Mask

MXC_F_ADC_CHSEL0_SLOT0_ID_POS

#define MXC_F_ADC_CHSEL0_SLOT0_ID_POS   0

CHSEL0_SLOT0_ID Position

MXC_F_ADC_CHSEL0_SLOT1_ID

#define MXC_F_ADC_CHSEL0_SLOT1_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL0_SLOT1_ID_POS))

CHSEL0_SLOT1_ID Mask

MXC_F_ADC_CHSEL0_SLOT1_ID_POS

#define MXC_F_ADC_CHSEL0_SLOT1_ID_POS   8

CHSEL0_SLOT1_ID Position

MXC_F_ADC_CHSEL0_SLOT2_ID

#define MXC_F_ADC_CHSEL0_SLOT2_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL0_SLOT2_ID_POS))

CHSEL0_SLOT2_ID Mask

MXC_F_ADC_CHSEL0_SLOT2_ID_POS

#define MXC_F_ADC_CHSEL0_SLOT2_ID_POS   16

CHSEL0_SLOT2_ID Position

MXC_F_ADC_CHSEL0_SLOT3_ID

#define MXC_F_ADC_CHSEL0_SLOT3_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL0_SLOT3_ID_POS))

CHSEL0_SLOT3_ID Mask

MXC_F_ADC_CHSEL0_SLOT3_ID_POS

#define MXC_F_ADC_CHSEL0_SLOT3_ID_POS   24

CHSEL0_SLOT3_ID Position