ADC_CHSEL4

Macros
#define	MXC_F_ADC_CHSEL4_SLOT16_ID_POS   0
#define	MXC_F_ADC_CHSEL4_SLOT16_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL4_SLOT16_ID_POS))
#define	MXC_F_ADC_CHSEL4_SLOT17_ID_POS   8
#define	MXC_F_ADC_CHSEL4_SLOT17_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL4_SLOT17_ID_POS))
#define	MXC_F_ADC_CHSEL4_SLOT18_ID_POS   16
#define	MXC_F_ADC_CHSEL4_SLOT18_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL4_SLOT18_ID_POS))
#define	MXC_F_ADC_CHSEL4_SLOT19_ID_POS   24
#define	MXC_F_ADC_CHSEL4_SLOT19_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL4_SLOT19_ID_POS))

Detailed Description

Channel Select Register 4.

Macro Definition Documentation

MXC_F_ADC_CHSEL4_SLOT16_ID

#define MXC_F_ADC_CHSEL4_SLOT16_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL4_SLOT16_ID_POS))

CHSEL4_SLOT16_ID Mask

MXC_F_ADC_CHSEL4_SLOT16_ID_POS

#define MXC_F_ADC_CHSEL4_SLOT16_ID_POS   0

CHSEL4_SLOT16_ID Position

MXC_F_ADC_CHSEL4_SLOT17_ID

#define MXC_F_ADC_CHSEL4_SLOT17_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL4_SLOT17_ID_POS))

CHSEL4_SLOT17_ID Mask

MXC_F_ADC_CHSEL4_SLOT17_ID_POS

#define MXC_F_ADC_CHSEL4_SLOT17_ID_POS   8

CHSEL4_SLOT17_ID Position

MXC_F_ADC_CHSEL4_SLOT18_ID

#define MXC_F_ADC_CHSEL4_SLOT18_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL4_SLOT18_ID_POS))

CHSEL4_SLOT18_ID Mask

MXC_F_ADC_CHSEL4_SLOT18_ID_POS

#define MXC_F_ADC_CHSEL4_SLOT18_ID_POS   16

CHSEL4_SLOT18_ID Position

MXC_F_ADC_CHSEL4_SLOT19_ID

#define MXC_F_ADC_CHSEL4_SLOT19_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL4_SLOT19_ID_POS))

CHSEL4_SLOT19_ID Mask

MXC_F_ADC_CHSEL4_SLOT19_ID_POS

#define MXC_F_ADC_CHSEL4_SLOT19_ID_POS   24

CHSEL4_SLOT19_ID Position