ADC_CHSEL6

Macros
#define	MXC_F_ADC_CHSEL6_SLOT24_ID_POS   0
#define	MXC_F_ADC_CHSEL6_SLOT24_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL6_SLOT24_ID_POS))
#define	MXC_F_ADC_CHSEL6_SLOT25_ID_POS   8
#define	MXC_F_ADC_CHSEL6_SLOT25_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL6_SLOT25_ID_POS))
#define	MXC_F_ADC_CHSEL6_SLOT26_ID_POS   16
#define	MXC_F_ADC_CHSEL6_SLOT26_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL6_SLOT26_ID_POS))
#define	MXC_F_ADC_CHSEL6_SLOT27_ID_POS   24
#define	MXC_F_ADC_CHSEL6_SLOT27_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL6_SLOT27_ID_POS))

Detailed Description

Channel Select Register 6.

Macro Definition Documentation

MXC_F_ADC_CHSEL6_SLOT24_ID

#define MXC_F_ADC_CHSEL6_SLOT24_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL6_SLOT24_ID_POS))

CHSEL6_SLOT24_ID Mask

MXC_F_ADC_CHSEL6_SLOT24_ID_POS

#define MXC_F_ADC_CHSEL6_SLOT24_ID_POS   0

CHSEL6_SLOT24_ID Position

MXC_F_ADC_CHSEL6_SLOT25_ID

#define MXC_F_ADC_CHSEL6_SLOT25_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL6_SLOT25_ID_POS))

CHSEL6_SLOT25_ID Mask

MXC_F_ADC_CHSEL6_SLOT25_ID_POS

#define MXC_F_ADC_CHSEL6_SLOT25_ID_POS   8

CHSEL6_SLOT25_ID Position

MXC_F_ADC_CHSEL6_SLOT26_ID

#define MXC_F_ADC_CHSEL6_SLOT26_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL6_SLOT26_ID_POS))

CHSEL6_SLOT26_ID Mask

MXC_F_ADC_CHSEL6_SLOT26_ID_POS

#define MXC_F_ADC_CHSEL6_SLOT26_ID_POS   16

CHSEL6_SLOT26_ID Position

MXC_F_ADC_CHSEL6_SLOT27_ID

#define MXC_F_ADC_CHSEL6_SLOT27_ID   ((uint32_t)(0x1FUL << MXC_F_ADC_CHSEL6_SLOT27_ID_POS))

CHSEL6_SLOT27_ID Mask

MXC_F_ADC_CHSEL6_SLOT27_ID_POS

#define MXC_F_ADC_CHSEL6_SLOT27_ID_POS   24

CHSEL6_SLOT27_ID Position