GCFR_REG0

Macros
#define	MXC_F_GCFR_REG0_CNNX16_0_PWR_EN_POS   0
#define	MXC_F_GCFR_REG0_CNNX16_0_PWR_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG0_CNNX16_0_PWR_EN_POS))
#define	MXC_F_GCFR_REG0_CNNX16_1_PWR_EN_POS   1
#define	MXC_F_GCFR_REG0_CNNX16_1_PWR_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG0_CNNX16_1_PWR_EN_POS))
#define	MXC_F_GCFR_REG0_CNNX16_2_PWR_EN_POS   2
#define	MXC_F_GCFR_REG0_CNNX16_2_PWR_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG0_CNNX16_2_PWR_EN_POS))
#define	MXC_F_GCFR_REG0_CNNX16_3_PWR_EN_POS   3
#define	MXC_F_GCFR_REG0_CNNX16_3_PWR_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG0_CNNX16_3_PWR_EN_POS))

Detailed Description

Register 0.

Macro Definition Documentation

MXC_F_GCFR_REG0_CNNX16_0_PWR_EN

#define MXC_F_GCFR_REG0_CNNX16_0_PWR_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG0_CNNX16_0_PWR_EN_POS))

REG0_CNNX16_0_PWR_EN Mask

MXC_F_GCFR_REG0_CNNX16_0_PWR_EN_POS

#define MXC_F_GCFR_REG0_CNNX16_0_PWR_EN_POS   0

REG0_CNNX16_0_PWR_EN Position

MXC_F_GCFR_REG0_CNNX16_1_PWR_EN

#define MXC_F_GCFR_REG0_CNNX16_1_PWR_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG0_CNNX16_1_PWR_EN_POS))

REG0_CNNX16_1_PWR_EN Mask

MXC_F_GCFR_REG0_CNNX16_1_PWR_EN_POS

#define MXC_F_GCFR_REG0_CNNX16_1_PWR_EN_POS   1

REG0_CNNX16_1_PWR_EN Position

MXC_F_GCFR_REG0_CNNX16_2_PWR_EN

#define MXC_F_GCFR_REG0_CNNX16_2_PWR_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG0_CNNX16_2_PWR_EN_POS))

REG0_CNNX16_2_PWR_EN Mask

MXC_F_GCFR_REG0_CNNX16_2_PWR_EN_POS

#define MXC_F_GCFR_REG0_CNNX16_2_PWR_EN_POS   2

REG0_CNNX16_2_PWR_EN Position

MXC_F_GCFR_REG0_CNNX16_3_PWR_EN

#define MXC_F_GCFR_REG0_CNNX16_3_PWR_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG0_CNNX16_3_PWR_EN_POS))

REG0_CNNX16_3_PWR_EN Mask

MXC_F_GCFR_REG0_CNNX16_3_PWR_EN_POS

#define MXC_F_GCFR_REG0_CNNX16_3_PWR_EN_POS   3

REG0_CNNX16_3_PWR_EN Position