GCFR_REG1

Macros
#define	MXC_F_GCFR_REG1_CNNX16_0_RAM_EN_POS   0
#define	MXC_F_GCFR_REG1_CNNX16_0_RAM_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG1_CNNX16_0_RAM_EN_POS))
#define	MXC_F_GCFR_REG1_CNNX16_1_RAM_EN_POS   1
#define	MXC_F_GCFR_REG1_CNNX16_1_RAM_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG1_CNNX16_1_RAM_EN_POS))
#define	MXC_F_GCFR_REG1_CNNX16_2_RAM_EN_POS   2
#define	MXC_F_GCFR_REG1_CNNX16_2_RAM_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG1_CNNX16_2_RAM_EN_POS))
#define	MXC_F_GCFR_REG1_CNNX16_3_RAM_EN_POS   3
#define	MXC_F_GCFR_REG1_CNNX16_3_RAM_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG1_CNNX16_3_RAM_EN_POS))

Detailed Description

Register 1.

Macro Definition Documentation

MXC_F_GCFR_REG1_CNNX16_0_RAM_EN

#define MXC_F_GCFR_REG1_CNNX16_0_RAM_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG1_CNNX16_0_RAM_EN_POS))

REG1_CNNX16_0_RAM_EN Mask

MXC_F_GCFR_REG1_CNNX16_0_RAM_EN_POS

#define MXC_F_GCFR_REG1_CNNX16_0_RAM_EN_POS   0

REG1_CNNX16_0_RAM_EN Position

MXC_F_GCFR_REG1_CNNX16_1_RAM_EN

#define MXC_F_GCFR_REG1_CNNX16_1_RAM_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG1_CNNX16_1_RAM_EN_POS))

REG1_CNNX16_1_RAM_EN Mask

MXC_F_GCFR_REG1_CNNX16_1_RAM_EN_POS

#define MXC_F_GCFR_REG1_CNNX16_1_RAM_EN_POS   1

REG1_CNNX16_1_RAM_EN Position

MXC_F_GCFR_REG1_CNNX16_2_RAM_EN

#define MXC_F_GCFR_REG1_CNNX16_2_RAM_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG1_CNNX16_2_RAM_EN_POS))

REG1_CNNX16_2_RAM_EN Mask

MXC_F_GCFR_REG1_CNNX16_2_RAM_EN_POS

#define MXC_F_GCFR_REG1_CNNX16_2_RAM_EN_POS   2

REG1_CNNX16_2_RAM_EN Position

MXC_F_GCFR_REG1_CNNX16_3_RAM_EN

#define MXC_F_GCFR_REG1_CNNX16_3_RAM_EN   ((uint32_t)(0x1UL << MXC_F_GCFR_REG1_CNNX16_3_RAM_EN_POS))

REG1_CNNX16_3_RAM_EN Mask

MXC_F_GCFR_REG1_CNNX16_3_RAM_EN_POS

#define MXC_F_GCFR_REG1_CNNX16_3_RAM_EN_POS   3

REG1_CNNX16_3_RAM_EN Position