parameters.h File Reference

Platform dependent parameters. More...

#include "app_config.h"
#include "xparameters.h"

Include dependency graph for parameters.h:

Macros
#define	GPIO_OFFSET   0
#define	GPIO_DEVICE_ID   XPAR_GPIO_0_DEVICE_ID
#define	SPI_DEVICE_ID   XPAR_SPI_0_DEVICE_ID
#define	UART_IRQ_ID   XPAR_AXI_INTC_AXI_UART_INTERRUPT_INTR
#define	DDR_MEM_BASEADDR   XPAR_AXI_DDR_CNTRL_BASEADDR
#define	RX_CLKGEN_BASEADDR   XPAR_AXI_AD9371_RX_CLKGEN_BASEADDR
#define	TX_CLKGEN_BASEADDR   XPAR_AXI_AD9371_TX_CLKGEN_BASEADDR
#define	RX_OS_CLKGEN_BASEADDR   XPAR_AXI_AD9371_RX_OS_CLKGEN_BASEADDR
#define	RX_JESD_BASEADDR   XPAR_AXI_AD9371_RX_JESD_RX_AXI_BASEADDR
#define	TX_JESD_BASEADDR   XPAR_AXI_AD9371_TX_JESD_TX_AXI_BASEADDR
#define	RX_OS_JESD_BASEADDR   XPAR_AXI_AD9371_RX_OS_JESD_RX_AXI_BASEADDR
#define	RX_XCVR_BASEADDR   XPAR_AXI_AD9371_RX_XCVR_BASEADDR
#define	TX_XCVR_BASEADDR   XPAR_AXI_AD9371_TX_XCVR_BASEADDR
#define	RX_OS_XCVR_BASEADDR   XPAR_AXI_AD9371_RX_OS_XCVR_BASEADDR
#define	RX_CORE_BASEADDR   XPAR_RX_AD9371_TPL_CORE_ADC_TPL_CORE_BASEADDR
#define	TX_CORE_BASEADDR   XPAR_TX_AD9371_TPL_CORE_DAC_TPL_CORE_BASEADDR
#define	RX_OS_CORE_BASEADDR   XPAR_RX_OS_AD9371_TPL_CORE_ADC_TPL_CORE_BASEADDR
#define	RX_OBS_DMA_BASEADDR   XPAR_AXI_AD9371_RX_OS_DMA_BASEADDR
#define	RX_DMA_BASEADDR   XPAR_AXI_AD9371_RX_DMA_BASEADDR
#define	TX_DMA_BASEADDR   XPAR_AXI_AD9371_TX_DMA_BASEADDR
#define	UART_DEVICE_ID   XPAR_AXI_UART_DEVICE_ID
#define	AD9528_CS   1
#define	AD9371_CS   2
#define	DAC_GPIO_PLDDR_BYPASS   GPIO_OFFSET + 60
#define	AD9528_RESET_B   GPIO_OFFSET + 59
#define	AD9528_SYSREF_REQ   GPIO_OFFSET + 58
#define	AD9371_RESET_B   GPIO_OFFSET + 52

Detailed Description

Platform dependent parameters.

Author

DBogdan (drago.nosp@m.s.bo.nosp@m.gdan@.nosp@m.anal.nosp@m.og.co.nosp@m.m)

Copyright 2019(c) Analog Devices, Inc.

SPDX-License-Identifier: BSD-3-Clause

Macro Definition Documentation

AD9371_CS

#define AD9371_CS   2

AD9371_RESET_B

#define AD9371_RESET_B   GPIO_OFFSET + 52

AD9528_CS

#define AD9528_CS   1

AD9528_RESET_B

#define AD9528_RESET_B   GPIO_OFFSET + 59

AD9528_SYSREF_REQ

#define AD9528_SYSREF_REQ   GPIO_OFFSET + 58

DAC_GPIO_PLDDR_BYPASS

#define DAC_GPIO_PLDDR_BYPASS   GPIO_OFFSET + 60

DDR_MEM_BASEADDR

#define DDR_MEM_BASEADDR   XPAR_AXI_DDR_CNTRL_BASEADDR

GPIO_DEVICE_ID

#define GPIO_DEVICE_ID   XPAR_GPIO_0_DEVICE_ID

GPIO_OFFSET

#define GPIO_OFFSET   0

RX_CLKGEN_BASEADDR

#define RX_CLKGEN_BASEADDR   XPAR_AXI_AD9371_RX_CLKGEN_BASEADDR

RX_CORE_BASEADDR

#define RX_CORE_BASEADDR   XPAR_RX_AD9371_TPL_CORE_ADC_TPL_CORE_BASEADDR

RX_DMA_BASEADDR

#define RX_DMA_BASEADDR   XPAR_AXI_AD9371_RX_DMA_BASEADDR

RX_JESD_BASEADDR

#define RX_JESD_BASEADDR   XPAR_AXI_AD9371_RX_JESD_RX_AXI_BASEADDR

RX_OBS_DMA_BASEADDR

#define RX_OBS_DMA_BASEADDR   XPAR_AXI_AD9371_RX_OS_DMA_BASEADDR

RX_OS_CLKGEN_BASEADDR

#define RX_OS_CLKGEN_BASEADDR   XPAR_AXI_AD9371_RX_OS_CLKGEN_BASEADDR

RX_OS_CORE_BASEADDR

#define RX_OS_CORE_BASEADDR   XPAR_RX_OS_AD9371_TPL_CORE_ADC_TPL_CORE_BASEADDR

RX_OS_JESD_BASEADDR

#define RX_OS_JESD_BASEADDR   XPAR_AXI_AD9371_RX_OS_JESD_RX_AXI_BASEADDR

RX_OS_XCVR_BASEADDR

#define RX_OS_XCVR_BASEADDR   XPAR_AXI_AD9371_RX_OS_XCVR_BASEADDR

RX_XCVR_BASEADDR

#define RX_XCVR_BASEADDR   XPAR_AXI_AD9371_RX_XCVR_BASEADDR

SPI_DEVICE_ID

#define SPI_DEVICE_ID   XPAR_SPI_0_DEVICE_ID

TX_CLKGEN_BASEADDR

#define TX_CLKGEN_BASEADDR   XPAR_AXI_AD9371_TX_CLKGEN_BASEADDR

TX_CORE_BASEADDR

#define TX_CORE_BASEADDR   XPAR_TX_AD9371_TPL_CORE_DAC_TPL_CORE_BASEADDR

TX_DMA_BASEADDR

#define TX_DMA_BASEADDR   XPAR_AXI_AD9371_TX_DMA_BASEADDR

TX_JESD_BASEADDR

#define TX_JESD_BASEADDR   XPAR_AXI_AD9371_TX_JESD_TX_AXI_BASEADDR

TX_XCVR_BASEADDR

#define TX_XCVR_BASEADDR   XPAR_AXI_AD9371_TX_XCVR_BASEADDR

UART_DEVICE_ID

#define UART_DEVICE_ID   XPAR_AXI_UART_DEVICE_ID

UART_IRQ_ID

#define UART_IRQ_ID   XPAR_AXI_INTC_AXI_UART_INTERRUPT_INTR