Macros
#define	MXC_F_SPI_INT_EN_TX_LEVEL_POS 0

#define	MXC_F_SPI_INT_EN_TX_LEVEL ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_LEVEL_POS))

#define	MXC_V_SPI_INT_EN_TX_LEVEL_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_TX_LEVEL_DIS (MXC_V_SPI_INT_EN_TX_LEVEL_DIS << MXC_F_SPI_INT_EN_TX_LEVEL_POS)

#define	MXC_V_SPI_INT_EN_TX_LEVEL_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_TX_LEVEL_EN (MXC_V_SPI_INT_EN_TX_LEVEL_EN << MXC_F_SPI_INT_EN_TX_LEVEL_POS)

#define	MXC_F_SPI_INT_EN_TX_EMPTY_POS 1

#define	MXC_F_SPI_INT_EN_TX_EMPTY ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_EMPTY_POS))

#define	MXC_V_SPI_INT_EN_TX_EMPTY_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_TX_EMPTY_DIS (MXC_V_SPI_INT_EN_TX_EMPTY_DIS << MXC_F_SPI_INT_EN_TX_EMPTY_POS)

#define	MXC_V_SPI_INT_EN_TX_EMPTY_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_TX_EMPTY_EN (MXC_V_SPI_INT_EN_TX_EMPTY_EN << MXC_F_SPI_INT_EN_TX_EMPTY_POS)

#define	MXC_F_SPI_INT_EN_RX_LEVEL_POS 2

#define	MXC_F_SPI_INT_EN_RX_LEVEL ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_LEVEL_POS))

#define	MXC_V_SPI_INT_EN_RX_LEVEL_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_RX_LEVEL_DIS (MXC_V_SPI_INT_EN_RX_LEVEL_DIS << MXC_F_SPI_INT_EN_RX_LEVEL_POS)

#define	MXC_V_SPI_INT_EN_RX_LEVEL_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_RX_LEVEL_EN (MXC_V_SPI_INT_EN_RX_LEVEL_EN << MXC_F_SPI_INT_EN_RX_LEVEL_POS)

#define	MXC_F_SPI_INT_EN_RX_FULL_POS 3

#define	MXC_F_SPI_INT_EN_RX_FULL ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_FULL_POS))

#define	MXC_V_SPI_INT_EN_RX_FULL_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_RX_FULL_DIS (MXC_V_SPI_INT_EN_RX_FULL_DIS << MXC_F_SPI_INT_EN_RX_FULL_POS)

#define	MXC_V_SPI_INT_EN_RX_FULL_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_RX_FULL_EN (MXC_V_SPI_INT_EN_RX_FULL_EN << MXC_F_SPI_INT_EN_RX_FULL_POS)

#define	MXC_F_SPI_INT_EN_SSA_POS 4

#define	MXC_F_SPI_INT_EN_SSA ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_SSA_POS))

#define	MXC_V_SPI_INT_EN_SSA_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_SSA_DIS (MXC_V_SPI_INT_EN_SSA_DIS << MXC_F_SPI_INT_EN_SSA_POS)

#define	MXC_V_SPI_INT_EN_SSA_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_SSA_EN (MXC_V_SPI_INT_EN_SSA_EN << MXC_F_SPI_INT_EN_SSA_POS)

#define	MXC_F_SPI_INT_EN_SSD_POS 5

#define	MXC_F_SPI_INT_EN_SSD ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_SSD_POS))

#define	MXC_V_SPI_INT_EN_SSD_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_SSD_DIS (MXC_V_SPI_INT_EN_SSD_DIS << MXC_F_SPI_INT_EN_SSD_POS)

#define	MXC_V_SPI_INT_EN_SSD_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_SSD_EN (MXC_V_SPI_INT_EN_SSD_EN << MXC_F_SPI_INT_EN_SSD_POS)

#define	MXC_F_SPI_INT_EN_FAULT_POS 8

#define	MXC_F_SPI_INT_EN_FAULT ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_FAULT_POS))

#define	MXC_V_SPI_INT_EN_FAULT_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_FAULT_DIS (MXC_V_SPI_INT_EN_FAULT_DIS << MXC_F_SPI_INT_EN_FAULT_POS)

#define	MXC_V_SPI_INT_EN_FAULT_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_FAULT_EN (MXC_V_SPI_INT_EN_FAULT_EN << MXC_F_SPI_INT_EN_FAULT_POS)

#define	MXC_F_SPI_INT_EN_ABORT_POS 9

#define	MXC_F_SPI_INT_EN_ABORT ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_ABORT_POS))

#define	MXC_V_SPI_INT_EN_ABORT_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_ABORT_DIS (MXC_V_SPI_INT_EN_ABORT_DIS << MXC_F_SPI_INT_EN_ABORT_POS)

#define	MXC_V_SPI_INT_EN_ABORT_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_ABORT_EN (MXC_V_SPI_INT_EN_ABORT_EN << MXC_F_SPI_INT_EN_ABORT_POS)

#define	MXC_F_SPI_INT_EN_M_DONE_POS 11

#define	MXC_F_SPI_INT_EN_M_DONE ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_M_DONE_POS))

#define	MXC_V_SPI_INT_EN_M_DONE_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_M_DONE_DIS (MXC_V_SPI_INT_EN_M_DONE_DIS << MXC_F_SPI_INT_EN_M_DONE_POS)

#define	MXC_V_SPI_INT_EN_M_DONE_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_M_DONE_EN (MXC_V_SPI_INT_EN_M_DONE_EN << MXC_F_SPI_INT_EN_M_DONE_POS)

#define	MXC_F_SPI_INT_EN_TX_OVR_POS 12

#define	MXC_F_SPI_INT_EN_TX_OVR ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_OVR_POS))

#define	MXC_V_SPI_INT_EN_TX_OVR_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_TX_OVR_DIS (MXC_V_SPI_INT_EN_TX_OVR_DIS << MXC_F_SPI_INT_EN_TX_OVR_POS)

#define	MXC_V_SPI_INT_EN_TX_OVR_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_TX_OVR_EN (MXC_V_SPI_INT_EN_TX_OVR_EN << MXC_F_SPI_INT_EN_TX_OVR_POS)

#define	MXC_F_SPI_INT_EN_TX_UND_POS 13

#define	MXC_F_SPI_INT_EN_TX_UND ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_UND_POS))

#define	MXC_V_SPI_INT_EN_TX_UND_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_TX_UND_DIS (MXC_V_SPI_INT_EN_TX_UND_DIS << MXC_F_SPI_INT_EN_TX_UND_POS)

#define	MXC_V_SPI_INT_EN_TX_UND_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_TX_UND_EN (MXC_V_SPI_INT_EN_TX_UND_EN << MXC_F_SPI_INT_EN_TX_UND_POS)

#define	MXC_F_SPI_INT_EN_RX_OVR_POS 14

#define	MXC_F_SPI_INT_EN_RX_OVR ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_OVR_POS))

#define	MXC_V_SPI_INT_EN_RX_OVR_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_RX_OVR_DIS (MXC_V_SPI_INT_EN_RX_OVR_DIS << MXC_F_SPI_INT_EN_RX_OVR_POS)

#define	MXC_V_SPI_INT_EN_RX_OVR_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_RX_OVR_EN (MXC_V_SPI_INT_EN_RX_OVR_EN << MXC_F_SPI_INT_EN_RX_OVR_POS)

#define	MXC_F_SPI_INT_EN_RX_UND_POS 15

#define	MXC_F_SPI_INT_EN_RX_UND ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_UND_POS))

#define	MXC_V_SPI_INT_EN_RX_UND_DIS ((uint32_t)0x0UL)

#define	MXC_S_SPI_INT_EN_RX_UND_DIS (MXC_V_SPI_INT_EN_RX_UND_DIS << MXC_F_SPI_INT_EN_RX_UND_POS)

#define	MXC_V_SPI_INT_EN_RX_UND_EN ((uint32_t)0x1UL)

#define	MXC_S_SPI_INT_EN_RX_UND_EN (MXC_V_SPI_INT_EN_RX_UND_EN << MXC_F_SPI_INT_EN_RX_UND_POS)

Detailed Description

Register for enabling interrupts.

Macro Definition Documentation

◆ MXC_F_SPI_INT_EN_ABORT

#define MXC_F_SPI_INT_EN_ABORT ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_ABORT_POS))

INT_EN_ABORT Mask

◆ MXC_F_SPI_INT_EN_ABORT_POS

#define MXC_F_SPI_INT_EN_ABORT_POS 9

INT_EN_ABORT Position

◆ MXC_F_SPI_INT_EN_FAULT

#define MXC_F_SPI_INT_EN_FAULT ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_FAULT_POS))

INT_EN_FAULT Mask

◆ MXC_F_SPI_INT_EN_FAULT_POS

#define MXC_F_SPI_INT_EN_FAULT_POS 8

INT_EN_FAULT Position

◆ MXC_F_SPI_INT_EN_M_DONE

#define MXC_F_SPI_INT_EN_M_DONE ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_M_DONE_POS))

INT_EN_M_DONE Mask

◆ MXC_F_SPI_INT_EN_M_DONE_POS

#define MXC_F_SPI_INT_EN_M_DONE_POS 11

INT_EN_M_DONE Position

◆ MXC_F_SPI_INT_EN_RX_FULL

#define MXC_F_SPI_INT_EN_RX_FULL ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_FULL_POS))

INT_EN_RX_FULL Mask

◆ MXC_F_SPI_INT_EN_RX_FULL_POS

#define MXC_F_SPI_INT_EN_RX_FULL_POS 3

INT_EN_RX_FULL Position

◆ MXC_F_SPI_INT_EN_RX_LEVEL

#define MXC_F_SPI_INT_EN_RX_LEVEL ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_LEVEL_POS))

INT_EN_RX_LEVEL Mask

◆ MXC_F_SPI_INT_EN_RX_LEVEL_POS

#define MXC_F_SPI_INT_EN_RX_LEVEL_POS 2

INT_EN_RX_LEVEL Position

◆ MXC_F_SPI_INT_EN_RX_OVR

#define MXC_F_SPI_INT_EN_RX_OVR ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_OVR_POS))

INT_EN_RX_OVR Mask

◆ MXC_F_SPI_INT_EN_RX_OVR_POS

#define MXC_F_SPI_INT_EN_RX_OVR_POS 14

INT_EN_RX_OVR Position

◆ MXC_F_SPI_INT_EN_RX_UND

#define MXC_F_SPI_INT_EN_RX_UND ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_RX_UND_POS))

INT_EN_RX_UND Mask

◆ MXC_F_SPI_INT_EN_RX_UND_POS

#define MXC_F_SPI_INT_EN_RX_UND_POS 15

INT_EN_RX_UND Position

◆ MXC_F_SPI_INT_EN_SSA

#define MXC_F_SPI_INT_EN_SSA ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_SSA_POS))

INT_EN_SSA Mask

◆ MXC_F_SPI_INT_EN_SSA_POS

#define MXC_F_SPI_INT_EN_SSA_POS 4

INT_EN_SSA Position

◆ MXC_F_SPI_INT_EN_SSD

#define MXC_F_SPI_INT_EN_SSD ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_SSD_POS))

INT_EN_SSD Mask

◆ MXC_F_SPI_INT_EN_SSD_POS

#define MXC_F_SPI_INT_EN_SSD_POS 5

INT_EN_SSD Position

◆ MXC_F_SPI_INT_EN_TX_EMPTY

#define MXC_F_SPI_INT_EN_TX_EMPTY ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_EMPTY_POS))

INT_EN_TX_EMPTY Mask

◆ MXC_F_SPI_INT_EN_TX_EMPTY_POS

#define MXC_F_SPI_INT_EN_TX_EMPTY_POS 1

INT_EN_TX_EMPTY Position

◆ MXC_F_SPI_INT_EN_TX_LEVEL

#define MXC_F_SPI_INT_EN_TX_LEVEL ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_LEVEL_POS))

INT_EN_TX_LEVEL Mask

◆ MXC_F_SPI_INT_EN_TX_LEVEL_POS

#define MXC_F_SPI_INT_EN_TX_LEVEL_POS 0

INT_EN_TX_LEVEL Position

◆ MXC_F_SPI_INT_EN_TX_OVR

#define MXC_F_SPI_INT_EN_TX_OVR ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_OVR_POS))

INT_EN_TX_OVR Mask

◆ MXC_F_SPI_INT_EN_TX_OVR_POS

#define MXC_F_SPI_INT_EN_TX_OVR_POS 12

INT_EN_TX_OVR Position

◆ MXC_F_SPI_INT_EN_TX_UND

#define MXC_F_SPI_INT_EN_TX_UND ((uint32_t)(0x1UL << MXC_F_SPI_INT_EN_TX_UND_POS))

INT_EN_TX_UND Mask

◆ MXC_F_SPI_INT_EN_TX_UND_POS

#define MXC_F_SPI_INT_EN_TX_UND_POS 13

INT_EN_TX_UND Position

◆ MXC_S_SPI_INT_EN_ABORT_DIS

#define MXC_S_SPI_INT_EN_ABORT_DIS (MXC_V_SPI_INT_EN_ABORT_DIS << MXC_F_SPI_INT_EN_ABORT_POS)

INT_EN_ABORT_DIS Setting

◆ MXC_S_SPI_INT_EN_ABORT_EN

#define MXC_S_SPI_INT_EN_ABORT_EN (MXC_V_SPI_INT_EN_ABORT_EN << MXC_F_SPI_INT_EN_ABORT_POS)

INT_EN_ABORT_EN Setting

◆ MXC_S_SPI_INT_EN_FAULT_DIS

#define MXC_S_SPI_INT_EN_FAULT_DIS (MXC_V_SPI_INT_EN_FAULT_DIS << MXC_F_SPI_INT_EN_FAULT_POS)

INT_EN_FAULT_DIS Setting

◆ MXC_S_SPI_INT_EN_FAULT_EN

#define MXC_S_SPI_INT_EN_FAULT_EN (MXC_V_SPI_INT_EN_FAULT_EN << MXC_F_SPI_INT_EN_FAULT_POS)

INT_EN_FAULT_EN Setting

◆ MXC_S_SPI_INT_EN_M_DONE_DIS

#define MXC_S_SPI_INT_EN_M_DONE_DIS (MXC_V_SPI_INT_EN_M_DONE_DIS << MXC_F_SPI_INT_EN_M_DONE_POS)

INT_EN_M_DONE_DIS Setting

◆ MXC_S_SPI_INT_EN_M_DONE_EN

#define MXC_S_SPI_INT_EN_M_DONE_EN (MXC_V_SPI_INT_EN_M_DONE_EN << MXC_F_SPI_INT_EN_M_DONE_POS)

INT_EN_M_DONE_EN Setting

◆ MXC_S_SPI_INT_EN_RX_FULL_DIS

#define MXC_S_SPI_INT_EN_RX_FULL_DIS (MXC_V_SPI_INT_EN_RX_FULL_DIS << MXC_F_SPI_INT_EN_RX_FULL_POS)

INT_EN_RX_FULL_DIS Setting

◆ MXC_S_SPI_INT_EN_RX_FULL_EN

#define MXC_S_SPI_INT_EN_RX_FULL_EN (MXC_V_SPI_INT_EN_RX_FULL_EN << MXC_F_SPI_INT_EN_RX_FULL_POS)

INT_EN_RX_FULL_EN Setting

◆ MXC_S_SPI_INT_EN_RX_LEVEL_DIS

#define MXC_S_SPI_INT_EN_RX_LEVEL_DIS (MXC_V_SPI_INT_EN_RX_LEVEL_DIS << MXC_F_SPI_INT_EN_RX_LEVEL_POS)

INT_EN_RX_LEVEL_DIS Setting

◆ MXC_S_SPI_INT_EN_RX_LEVEL_EN

#define MXC_S_SPI_INT_EN_RX_LEVEL_EN (MXC_V_SPI_INT_EN_RX_LEVEL_EN << MXC_F_SPI_INT_EN_RX_LEVEL_POS)

INT_EN_RX_LEVEL_EN Setting

◆ MXC_S_SPI_INT_EN_RX_OVR_DIS

#define MXC_S_SPI_INT_EN_RX_OVR_DIS (MXC_V_SPI_INT_EN_RX_OVR_DIS << MXC_F_SPI_INT_EN_RX_OVR_POS)

INT_EN_RX_OVR_DIS Setting

◆ MXC_S_SPI_INT_EN_RX_OVR_EN

#define MXC_S_SPI_INT_EN_RX_OVR_EN (MXC_V_SPI_INT_EN_RX_OVR_EN << MXC_F_SPI_INT_EN_RX_OVR_POS)

INT_EN_RX_OVR_EN Setting

◆ MXC_S_SPI_INT_EN_RX_UND_DIS

#define MXC_S_SPI_INT_EN_RX_UND_DIS (MXC_V_SPI_INT_EN_RX_UND_DIS << MXC_F_SPI_INT_EN_RX_UND_POS)

INT_EN_RX_UND_DIS Setting

◆ MXC_S_SPI_INT_EN_RX_UND_EN

#define MXC_S_SPI_INT_EN_RX_UND_EN (MXC_V_SPI_INT_EN_RX_UND_EN << MXC_F_SPI_INT_EN_RX_UND_POS)

INT_EN_RX_UND_EN Setting

◆ MXC_S_SPI_INT_EN_SSA_DIS

#define MXC_S_SPI_INT_EN_SSA_DIS (MXC_V_SPI_INT_EN_SSA_DIS << MXC_F_SPI_INT_EN_SSA_POS)

INT_EN_SSA_DIS Setting

◆ MXC_S_SPI_INT_EN_SSA_EN

#define MXC_S_SPI_INT_EN_SSA_EN (MXC_V_SPI_INT_EN_SSA_EN << MXC_F_SPI_INT_EN_SSA_POS)

INT_EN_SSA_EN Setting

◆ MXC_S_SPI_INT_EN_SSD_DIS

#define MXC_S_SPI_INT_EN_SSD_DIS (MXC_V_SPI_INT_EN_SSD_DIS << MXC_F_SPI_INT_EN_SSD_POS)

INT_EN_SSD_DIS Setting

◆ MXC_S_SPI_INT_EN_SSD_EN

#define MXC_S_SPI_INT_EN_SSD_EN (MXC_V_SPI_INT_EN_SSD_EN << MXC_F_SPI_INT_EN_SSD_POS)

INT_EN_SSD_EN Setting

◆ MXC_S_SPI_INT_EN_TX_EMPTY_DIS

#define MXC_S_SPI_INT_EN_TX_EMPTY_DIS (MXC_V_SPI_INT_EN_TX_EMPTY_DIS << MXC_F_SPI_INT_EN_TX_EMPTY_POS)

INT_EN_TX_EMPTY_DIS Setting

◆ MXC_S_SPI_INT_EN_TX_EMPTY_EN

#define MXC_S_SPI_INT_EN_TX_EMPTY_EN (MXC_V_SPI_INT_EN_TX_EMPTY_EN << MXC_F_SPI_INT_EN_TX_EMPTY_POS)

INT_EN_TX_EMPTY_EN Setting

◆ MXC_S_SPI_INT_EN_TX_LEVEL_DIS

#define MXC_S_SPI_INT_EN_TX_LEVEL_DIS (MXC_V_SPI_INT_EN_TX_LEVEL_DIS << MXC_F_SPI_INT_EN_TX_LEVEL_POS)

INT_EN_TX_LEVEL_DIS Setting

◆ MXC_S_SPI_INT_EN_TX_LEVEL_EN

#define MXC_S_SPI_INT_EN_TX_LEVEL_EN (MXC_V_SPI_INT_EN_TX_LEVEL_EN << MXC_F_SPI_INT_EN_TX_LEVEL_POS)

INT_EN_TX_LEVEL_EN Setting

◆ MXC_S_SPI_INT_EN_TX_OVR_DIS

#define MXC_S_SPI_INT_EN_TX_OVR_DIS (MXC_V_SPI_INT_EN_TX_OVR_DIS << MXC_F_SPI_INT_EN_TX_OVR_POS)

INT_EN_TX_OVR_DIS Setting

◆ MXC_S_SPI_INT_EN_TX_OVR_EN

#define MXC_S_SPI_INT_EN_TX_OVR_EN (MXC_V_SPI_INT_EN_TX_OVR_EN << MXC_F_SPI_INT_EN_TX_OVR_POS)

INT_EN_TX_OVR_EN Setting

◆ MXC_S_SPI_INT_EN_TX_UND_DIS

#define MXC_S_SPI_INT_EN_TX_UND_DIS (MXC_V_SPI_INT_EN_TX_UND_DIS << MXC_F_SPI_INT_EN_TX_UND_POS)

INT_EN_TX_UND_DIS Setting

◆ MXC_S_SPI_INT_EN_TX_UND_EN

#define MXC_S_SPI_INT_EN_TX_UND_EN (MXC_V_SPI_INT_EN_TX_UND_EN << MXC_F_SPI_INT_EN_TX_UND_POS)

INT_EN_TX_UND_EN Setting

◆ MXC_V_SPI_INT_EN_ABORT_DIS

#define MXC_V_SPI_INT_EN_ABORT_DIS ((uint32_t)0x0UL)

INT_EN_ABORT_DIS Value

◆ MXC_V_SPI_INT_EN_ABORT_EN

#define MXC_V_SPI_INT_EN_ABORT_EN ((uint32_t)0x1UL)

INT_EN_ABORT_EN Value

◆ MXC_V_SPI_INT_EN_FAULT_DIS

#define MXC_V_SPI_INT_EN_FAULT_DIS ((uint32_t)0x0UL)

INT_EN_FAULT_DIS Value

◆ MXC_V_SPI_INT_EN_FAULT_EN

#define MXC_V_SPI_INT_EN_FAULT_EN ((uint32_t)0x1UL)

INT_EN_FAULT_EN Value

◆ MXC_V_SPI_INT_EN_M_DONE_DIS

#define MXC_V_SPI_INT_EN_M_DONE_DIS ((uint32_t)0x0UL)

INT_EN_M_DONE_DIS Value

◆ MXC_V_SPI_INT_EN_M_DONE_EN

#define MXC_V_SPI_INT_EN_M_DONE_EN ((uint32_t)0x1UL)

INT_EN_M_DONE_EN Value

◆ MXC_V_SPI_INT_EN_RX_FULL_DIS

#define MXC_V_SPI_INT_EN_RX_FULL_DIS ((uint32_t)0x0UL)

INT_EN_RX_FULL_DIS Value

◆ MXC_V_SPI_INT_EN_RX_FULL_EN

#define MXC_V_SPI_INT_EN_RX_FULL_EN ((uint32_t)0x1UL)

INT_EN_RX_FULL_EN Value

◆ MXC_V_SPI_INT_EN_RX_LEVEL_DIS

#define MXC_V_SPI_INT_EN_RX_LEVEL_DIS ((uint32_t)0x0UL)

INT_EN_RX_LEVEL_DIS Value

◆ MXC_V_SPI_INT_EN_RX_LEVEL_EN

#define MXC_V_SPI_INT_EN_RX_LEVEL_EN ((uint32_t)0x1UL)

INT_EN_RX_LEVEL_EN Value

◆ MXC_V_SPI_INT_EN_RX_OVR_DIS

#define MXC_V_SPI_INT_EN_RX_OVR_DIS ((uint32_t)0x0UL)

INT_EN_RX_OVR_DIS Value

◆ MXC_V_SPI_INT_EN_RX_OVR_EN

#define MXC_V_SPI_INT_EN_RX_OVR_EN ((uint32_t)0x1UL)

INT_EN_RX_OVR_EN Value

◆ MXC_V_SPI_INT_EN_RX_UND_DIS

#define MXC_V_SPI_INT_EN_RX_UND_DIS ((uint32_t)0x0UL)

INT_EN_RX_UND_DIS Value

◆ MXC_V_SPI_INT_EN_RX_UND_EN

#define MXC_V_SPI_INT_EN_RX_UND_EN ((uint32_t)0x1UL)

INT_EN_RX_UND_EN Value

◆ MXC_V_SPI_INT_EN_SSA_DIS

#define MXC_V_SPI_INT_EN_SSA_DIS ((uint32_t)0x0UL)

INT_EN_SSA_DIS Value

◆ MXC_V_SPI_INT_EN_SSA_EN

#define MXC_V_SPI_INT_EN_SSA_EN ((uint32_t)0x1UL)

INT_EN_SSA_EN Value

◆ MXC_V_SPI_INT_EN_SSD_DIS

#define MXC_V_SPI_INT_EN_SSD_DIS ((uint32_t)0x0UL)

INT_EN_SSD_DIS Value

◆ MXC_V_SPI_INT_EN_SSD_EN

#define MXC_V_SPI_INT_EN_SSD_EN ((uint32_t)0x1UL)

INT_EN_SSD_EN Value

◆ MXC_V_SPI_INT_EN_TX_EMPTY_DIS

#define MXC_V_SPI_INT_EN_TX_EMPTY_DIS ((uint32_t)0x0UL)

INT_EN_TX_EMPTY_DIS Value

◆ MXC_V_SPI_INT_EN_TX_EMPTY_EN

#define MXC_V_SPI_INT_EN_TX_EMPTY_EN ((uint32_t)0x1UL)

INT_EN_TX_EMPTY_EN Value

◆ MXC_V_SPI_INT_EN_TX_LEVEL_DIS

#define MXC_V_SPI_INT_EN_TX_LEVEL_DIS ((uint32_t)0x0UL)

INT_EN_TX_LEVEL_DIS Value

◆ MXC_V_SPI_INT_EN_TX_LEVEL_EN

#define MXC_V_SPI_INT_EN_TX_LEVEL_EN ((uint32_t)0x1UL)

INT_EN_TX_LEVEL_EN Value

◆ MXC_V_SPI_INT_EN_TX_OVR_DIS

#define MXC_V_SPI_INT_EN_TX_OVR_DIS ((uint32_t)0x0UL)

INT_EN_TX_OVR_DIS Value

◆ MXC_V_SPI_INT_EN_TX_OVR_EN

#define MXC_V_SPI_INT_EN_TX_OVR_EN ((uint32_t)0x1UL)

INT_EN_TX_OVR_EN Value

◆ MXC_V_SPI_INT_EN_TX_UND_DIS

#define MXC_V_SPI_INT_EN_TX_UND_DIS ((uint32_t)0x0UL)

INT_EN_TX_UND_DIS Value

◆ MXC_V_SPI_INT_EN_TX_UND_EN

#define MXC_V_SPI_INT_EN_TX_UND_EN ((uint32_t)0x1UL)

INT_EN_TX_UND_EN Value

Macros