MCR_ECCEN

Macros
#define	MXC_F_MCR_ECCEN_RAM0_POS   0
#define	MXC_F_MCR_ECCEN_RAM0   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM0_POS))
#define	MXC_F_MCR_ECCEN_RAM1_POS   1
#define	MXC_F_MCR_ECCEN_RAM1   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM1_POS))
#define	MXC_F_MCR_ECCEN_RAM2_POS   2
#define	MXC_F_MCR_ECCEN_RAM2   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM2_POS))
#define	MXC_F_MCR_ECCEN_RAM3_POS   3
#define	MXC_F_MCR_ECCEN_RAM3   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM3_POS))
#define	MXC_F_MCR_ECCEN_RAM4_POS   4
#define	MXC_F_MCR_ECCEN_RAM4   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM4_POS))
#define	MXC_F_MCR_ECCEN_RAM5_POS   5
#define	MXC_F_MCR_ECCEN_RAM5   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM5_POS))
#define	MXC_F_MCR_ECCEN_RAM6_POS   6
#define	MXC_F_MCR_ECCEN_RAM6   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM6_POS))
#define	MXC_F_MCR_ECCEN_ICACHE0_POS   8
#define	MXC_F_MCR_ECCEN_ICACHE0   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_ICACHE0_POS))
#define	MXC_F_MCR_ECCEN_ICACHEXIP_POS   10
#define	MXC_F_MCR_ECCEN_ICACHEXIP   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_ICACHEXIP_POS))

Detailed Description

ECC Enable Register.

Macro Definition Documentation

MXC_F_MCR_ECCEN_ICACHE0

#define MXC_F_MCR_ECCEN_ICACHE0   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_ICACHE0_POS))

ECCEN_ICACHE0 Mask

MXC_F_MCR_ECCEN_ICACHE0_POS

#define MXC_F_MCR_ECCEN_ICACHE0_POS   8

ECCEN_ICACHE0 Position

MXC_F_MCR_ECCEN_ICACHEXIP

#define MXC_F_MCR_ECCEN_ICACHEXIP   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_ICACHEXIP_POS))

ECCEN_ICACHEXIP Mask

MXC_F_MCR_ECCEN_ICACHEXIP_POS

#define MXC_F_MCR_ECCEN_ICACHEXIP_POS   10

ECCEN_ICACHEXIP Position

MXC_F_MCR_ECCEN_RAM0

#define MXC_F_MCR_ECCEN_RAM0   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM0_POS))

ECCEN_RAM0 Mask

MXC_F_MCR_ECCEN_RAM0_POS

#define MXC_F_MCR_ECCEN_RAM0_POS   0

ECCEN_RAM0 Position

MXC_F_MCR_ECCEN_RAM1

#define MXC_F_MCR_ECCEN_RAM1   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM1_POS))

ECCEN_RAM1 Mask

MXC_F_MCR_ECCEN_RAM1_POS

#define MXC_F_MCR_ECCEN_RAM1_POS   1

ECCEN_RAM1 Position

MXC_F_MCR_ECCEN_RAM2

#define MXC_F_MCR_ECCEN_RAM2   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM2_POS))

ECCEN_RAM2 Mask

MXC_F_MCR_ECCEN_RAM2_POS

#define MXC_F_MCR_ECCEN_RAM2_POS   2

ECCEN_RAM2 Position

MXC_F_MCR_ECCEN_RAM3

#define MXC_F_MCR_ECCEN_RAM3   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM3_POS))

ECCEN_RAM3 Mask

MXC_F_MCR_ECCEN_RAM3_POS

#define MXC_F_MCR_ECCEN_RAM3_POS   3

ECCEN_RAM3 Position

MXC_F_MCR_ECCEN_RAM4

#define MXC_F_MCR_ECCEN_RAM4   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM4_POS))

ECCEN_RAM4 Mask

MXC_F_MCR_ECCEN_RAM4_POS

#define MXC_F_MCR_ECCEN_RAM4_POS   4

ECCEN_RAM4 Position

MXC_F_MCR_ECCEN_RAM5

#define MXC_F_MCR_ECCEN_RAM5   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM5_POS))

ECCEN_RAM5 Mask

MXC_F_MCR_ECCEN_RAM5_POS

#define MXC_F_MCR_ECCEN_RAM5_POS   5

ECCEN_RAM5 Position

MXC_F_MCR_ECCEN_RAM6

#define MXC_F_MCR_ECCEN_RAM6   ((uint32_t)(0x1UL << MXC_F_MCR_ECCEN_RAM6_POS))

ECCEN_RAM6 Mask

MXC_F_MCR_ECCEN_RAM6_POS

#define MXC_F_MCR_ECCEN_RAM6_POS   6

ECCEN_RAM6 Position