MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
•All Data Structures Files Functions Variables Typedefs Enumerations Enumerator Modules Pages
Data Structures | Macros
rpu_regs.h File Reference
Resource Protection Unit » RPU_Registers
#include <stdint.h>

Go to the source code of this file.

Data Structures

struct  mxc_rpu_regs_t
 

Macros

#define MXC_R_RPU_GCR   ((uint32_t)0x00000000UL)
 
#define MXC_R_RPU_SIR   ((uint32_t)0x00000004UL)
 
#define MXC_R_RPU_FCR   ((uint32_t)0x00000008UL)
 
#define MXC_R_RPU_TPU   ((uint32_t)0x00000010UL)
 
#define MXC_R_RPU_RPU   ((uint32_t)0x00000020UL)
 
#define MXC_R_RPU_WDT0   ((uint32_t)0x00000030UL)
 
#define MXC_R_RPU_WDT1   ((uint32_t)0x00000034UL)
 
#define MXC_R_RPU_WDT2   ((uint32_t)0x00000038UL)
 
#define MXC_R_RPU_SMON   ((uint32_t)0x00000040UL)
 
#define MXC_R_RPU_SIMO   ((uint32_t)0x00000044UL)
 
#define MXC_R_RPU_DVS   ((uint32_t)0x00000048UL)
 
#define MXC_R_RPU_AES   ((uint32_t)0x00000050UL)
 
#define MXC_R_RPU_RTC   ((uint32_t)0x00000060UL)
 
#define MXC_R_RPU_WUT   ((uint32_t)0x00000064UL)
 
#define MXC_R_RPU_PWRSEQ   ((uint32_t)0x00000068UL)
 
#define MXC_R_RPU_MCR   ((uint32_t)0x0000006CUL)
 
#define MXC_R_RPU_GPIO0   ((uint32_t)0x00000080UL)
 
#define MXC_R_RPU_GPIO1   ((uint32_t)0x00000090UL)
 
#define MXC_R_RPU_TMR0   ((uint32_t)0x00000100UL)
 
#define MXC_R_RPU_TMR1   ((uint32_t)0x00000110UL)
 
#define MXC_R_RPU_TMR2   ((uint32_t)0x00000120UL)
 
#define MXC_R_RPU_TMR3   ((uint32_t)0x00000130UL)
 
#define MXC_R_RPU_TMR4   ((uint32_t)0x00000140UL)
 
#define MXC_R_RPU_TMR5   ((uint32_t)0x00000150UL)
 
#define MXC_R_RPU_HTIMER0   ((uint32_t)0x000001B0UL)
 
#define MXC_R_RPU_HTIMER1   ((uint32_t)0x000001C0UL)
 
#define MXC_R_RPU_I2C0_BUS0   ((uint32_t)0x000001D0UL)
 
#define MXC_R_RPU_I2C1_BUS0   ((uint32_t)0x000001E0UL)
 
#define MXC_R_RPU_I2C2_BUS0   ((uint32_t)0x000001F0UL)
 
#define MXC_R_RPU_SPIXFM   ((uint32_t)0x00000260UL)
 
#define MXC_R_RPU_SPIXFC   ((uint32_t)0x00000270UL)
 
#define MXC_R_RPU_DMA0   ((uint32_t)0x00000280UL)
 
#define MXC_R_RPU_FLC0   ((uint32_t)0x00000290UL)
 
#define MXC_R_RPU_FLC1   ((uint32_t)0x00000294UL)
 
#define MXC_R_RPU_ICC0   ((uint32_t)0x000002A0UL)
 
#define MXC_R_RPU_ICC1   ((uint32_t)0x000002A4UL)
 
#define MXC_R_RPU_SFCC   ((uint32_t)0x000002F0UL)
 
#define MXC_R_RPU_SRCC   ((uint32_t)0x00000330UL)
 
#define MXC_R_RPU_ADC   ((uint32_t)0x00000340UL)
 
#define MXC_R_RPU_DMA1   ((uint32_t)0x00000350UL)
 
#define MXC_R_RPU_SDMA   ((uint32_t)0x00000360UL)
 
#define MXC_R_RPU_SDHCCTRL   ((uint32_t)0x00000370UL)
 
#define MXC_R_RPU_SPIXR   ((uint32_t)0x000003A0UL)
 
#define MXC_R_RPU_PTG_BUS0   ((uint32_t)0x000003C0UL)
 
#define MXC_R_RPU_OWM   ((uint32_t)0x000003D0UL)
 
#define MXC_R_RPU_SEMA   ((uint32_t)0x000003E0UL)
 
#define MXC_R_RPU_UART0   ((uint32_t)0x00000420UL)
 
#define MXC_R_RPU_UART1   ((uint32_t)0x00000430UL)
 
#define MXC_R_RPU_UART2   ((uint32_t)0x00000440UL)
 
#define MXC_R_RPU_SPI1   ((uint32_t)0x00000460UL)
 
#define MXC_R_RPU_SPI2   ((uint32_t)0x00000470UL)
 
#define MXC_R_RPU_AUDIO   ((uint32_t)0x000004C0UL)
 
#define MXC_R_RPU_TRNG   ((uint32_t)0x000004D0UL)
 
#define MXC_R_RPU_BTLE   ((uint32_t)0x00000500UL)
 
#define MXC_R_RPU_USBHS   ((uint32_t)0x00000B10UL)
 
#define MXC_R_RPU_SDIO   ((uint32_t)0x00000B60UL)
 
#define MXC_R_RPU_SPIXFM_FIFO   ((uint32_t)0x00000BC0UL)
 
#define MXC_R_RPU_SPI0   ((uint32_t)0x00000BE0UL)
 
#define MXC_R_RPU_SYSRAM0   ((uint32_t)0x00000F00UL)
 
#define MXC_R_RPU_SYSRAM1   ((uint32_t)0x00000F10UL)
 
#define MXC_R_RPU_SYSRAM2   ((uint32_t)0x00000F20UL)
 
#define MXC_R_RPU_SYSRAM3   ((uint32_t)0x00000F30UL)
 
#define MXC_R_RPU_SYSRAM4   ((uint32_t)0x00000F40UL)
 
#define MXC_R_RPU_SYSRAM5   ((uint32_t)0x00000F50UL)
 
#define MXC_R_RPU_SYSRAM6_11   ((uint32_t)0x00000F60UL)
 
#define MXC_R_RPU_I2C0_BUS1   ((uint32_t)0x000011D0UL)
 
#define MXC_R_RPU_I2C1_BUS1   ((uint32_t)0x000011E0UL)
 
#define MXC_R_RPU_I2C2_BUS1   ((uint32_t)0x000011F0UL)
 
#define MXC_R_RPU_PTG_BUS1   ((uint32_t)0x000013C0UL)
 
#define MXC_F_RPU_GCR_ACCESS_POS   0
 
#define MXC_F_RPU_GCR_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_GCR_ACCESS_POS))
 
#define MXC_F_RPU_SIR_ACCESS_POS   0
 
#define MXC_F_RPU_SIR_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SIR_ACCESS_POS))
 
#define MXC_F_RPU_FCR_ACCESS_POS   0
 
#define MXC_F_RPU_FCR_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_FCR_ACCESS_POS))
 
#define MXC_F_RPU_TPU_ACCESS_POS   0
 
#define MXC_F_RPU_TPU_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_TPU_ACCESS_POS))
 
#define MXC_F_RPU_RPU_ACCESS_POS   0
 
#define MXC_F_RPU_RPU_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_RPU_ACCESS_POS))
 
#define MXC_F_RPU_WDT0_ACCESS_POS   0
 
#define MXC_F_RPU_WDT0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_WDT0_ACCESS_POS))
 
#define MXC_F_RPU_WDT1_ACCESS_POS   0
 
#define MXC_F_RPU_WDT1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_WDT1_ACCESS_POS))
 
#define MXC_F_RPU_WDT2_ACCESS_POS   0
 
#define MXC_F_RPU_WDT2_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_WDT2_ACCESS_POS))
 
#define MXC_F_RPU_SMON_ACCESS_POS   0
 
#define MXC_F_RPU_SMON_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SMON_ACCESS_POS))
 
#define MXC_F_RPU_SIMO_ACCESS_POS   0
 
#define MXC_F_RPU_SIMO_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SIMO_ACCESS_POS))
 
#define MXC_F_RPU_DVS_ACCESS_POS   0
 
#define MXC_F_RPU_DVS_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_DVS_ACCESS_POS))
 
#define MXC_F_RPU_AES_ACCESS_POS   0
 
#define MXC_F_RPU_AES_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_AES_ACCESS_POS))
 
#define MXC_F_RPU_RTC_ACCESS_POS   0
 
#define MXC_F_RPU_RTC_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_RTC_ACCESS_POS))
 
#define MXC_F_RPU_WUT_ACCESS_POS   0
 
#define MXC_F_RPU_WUT_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_WUT_ACCESS_POS))
 
#define MXC_F_RPU_PWRSEQ_ACCESS_POS   0
 
#define MXC_F_RPU_PWRSEQ_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_PWRSEQ_ACCESS_POS))
 
#define MXC_F_RPU_MCR_ACCESS_POS   0
 
#define MXC_F_RPU_MCR_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_MCR_ACCESS_POS))
 
#define MXC_F_RPU_GPIO0_ACCESS_POS   0
 
#define MXC_F_RPU_GPIO0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_GPIO0_ACCESS_POS))
 
#define MXC_F_RPU_GPIO1_ACCESS_POS   0
 
#define MXC_F_RPU_GPIO1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_GPIO1_ACCESS_POS))
 
#define MXC_F_RPU_TMR0_ACCESS_POS   0
 
#define MXC_F_RPU_TMR0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_TMR0_ACCESS_POS))
 
#define MXC_F_RPU_TMR1_ACCESS_POS   0
 
#define MXC_F_RPU_TMR1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_TMR1_ACCESS_POS))
 
#define MXC_F_RPU_TMR2_ACCESS_POS   0
 
#define MXC_F_RPU_TMR2_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_TMR2_ACCESS_POS))
 
#define MXC_F_RPU_TMR3_ACCESS_POS   0
 
#define MXC_F_RPU_TMR3_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_TMR3_ACCESS_POS))
 
#define MXC_F_RPU_TMR4_ACCESS_POS   0
 
#define MXC_F_RPU_TMR4_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_TMR4_ACCESS_POS))
 
#define MXC_F_RPU_TMR5_ACCESS_POS   0
 
#define MXC_F_RPU_TMR5_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_TMR5_ACCESS_POS))
 
#define MXC_F_RPU_HTIMER0_ACCESS_POS   0
 
#define MXC_F_RPU_HTIMER0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_HTIMER0_ACCESS_POS))
 
#define MXC_F_RPU_HTIMER1_ACCESS_POS   0
 
#define MXC_F_RPU_HTIMER1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_HTIMER1_ACCESS_POS))
 
#define MXC_F_RPU_I2C0_BUS0_ACCESS_POS   0
 
#define MXC_F_RPU_I2C0_BUS0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_I2C0_BUS0_ACCESS_POS))
 
#define MXC_F_RPU_I2C1_BUS0_ACCESS_POS   0
 
#define MXC_F_RPU_I2C1_BUS0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_I2C1_BUS0_ACCESS_POS))
 
#define MXC_F_RPU_I2C2_BUS0_ACCESS_POS   0
 
#define MXC_F_RPU_I2C2_BUS0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_I2C2_BUS0_ACCESS_POS))
 
#define MXC_F_RPU_SPIXFM_ACCESS_POS   0
 
#define MXC_F_RPU_SPIXFM_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SPIXFM_ACCESS_POS))
 
#define MXC_F_RPU_SPIXFC_ACCESS_POS   0
 
#define MXC_F_RPU_SPIXFC_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SPIXFC_ACCESS_POS))
 
#define MXC_F_RPU_DMA0_ACCESS_POS   0
 
#define MXC_F_RPU_DMA0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_DMA0_ACCESS_POS))
 
#define MXC_F_RPU_FLC0_ACCESS_POS   0
 
#define MXC_F_RPU_FLC0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_FLC0_ACCESS_POS))
 
#define MXC_F_RPU_FLC1_ACCESS_POS   0
 
#define MXC_F_RPU_FLC1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_FLC1_ACCESS_POS))
 
#define MXC_F_RPU_ICC0_ACCESS_POS   0
 
#define MXC_F_RPU_ICC0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_ICC0_ACCESS_POS))
 
#define MXC_F_RPU_ICC1_ACCESS_POS   0
 
#define MXC_F_RPU_ICC1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_ICC1_ACCESS_POS))
 
#define MXC_F_RPU_SFCC_ACCESS_POS   0
 
#define MXC_F_RPU_SFCC_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SFCC_ACCESS_POS))
 
#define MXC_F_RPU_SRCC_ACCESS_POS   0
 
#define MXC_F_RPU_SRCC_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SRCC_ACCESS_POS))
 
#define MXC_F_RPU_ADC_ACCESS_POS   0
 
#define MXC_F_RPU_ADC_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_ADC_ACCESS_POS))
 
#define MXC_F_RPU_DMA1_ACCESS_POS   0
 
#define MXC_F_RPU_DMA1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_DMA1_ACCESS_POS))
 
#define MXC_F_RPU_SDMA_ACCESS_POS   0
 
#define MXC_F_RPU_SDMA_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SDMA_ACCESS_POS))
 
#define MXC_F_RPU_SDHCCTRL_ACCESS_POS   0
 
#define MXC_F_RPU_SDHCCTRL_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SDHCCTRL_ACCESS_POS))
 
#define MXC_F_RPU_SPIXR_ACCESS_POS   0
 
#define MXC_F_RPU_SPIXR_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SPIXR_ACCESS_POS))
 
#define MXC_F_RPU_PTG_BUS0_ACCESS_POS   0
 
#define MXC_F_RPU_PTG_BUS0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_PTG_BUS0_ACCESS_POS))
 
#define MXC_F_RPU_OWM_ACCESS_POS   0
 
#define MXC_F_RPU_OWM_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_OWM_ACCESS_POS))
 
#define MXC_F_RPU_SEMA_ACCESS_POS   0
 
#define MXC_F_RPU_SEMA_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SEMA_ACCESS_POS))
 
#define MXC_F_RPU_UART0_ACCESS_POS   0
 
#define MXC_F_RPU_UART0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_UART0_ACCESS_POS))
 
#define MXC_F_RPU_UART1_ACCESS_POS   0
 
#define MXC_F_RPU_UART1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_UART1_ACCESS_POS))
 
#define MXC_F_RPU_UART2_ACCESS_POS   0
 
#define MXC_F_RPU_UART2_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_UART2_ACCESS_POS))
 
#define MXC_F_RPU_SPI1_ACCESS_POS   0
 
#define MXC_F_RPU_SPI1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SPI1_ACCESS_POS))
 
#define MXC_F_RPU_SPI2_ACCESS_POS   0
 
#define MXC_F_RPU_SPI2_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SPI2_ACCESS_POS))
 
#define MXC_F_RPU_AUDIO_ACCESS_POS   0
 
#define MXC_F_RPU_AUDIO_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_AUDIO_ACCESS_POS))
 
#define MXC_F_RPU_TRNG_ACCESS_POS   0
 
#define MXC_F_RPU_TRNG_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_TRNG_ACCESS_POS))
 
#define MXC_F_RPU_BTLE_ACCESS_POS   0
 
#define MXC_F_RPU_BTLE_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_BTLE_ACCESS_POS))
 
#define MXC_F_RPU_USBHS_ACCESS_POS   0
 
#define MXC_F_RPU_USBHS_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_USBHS_ACCESS_POS))
 
#define MXC_F_RPU_SDIO_ACCESS_POS   0
 
#define MXC_F_RPU_SDIO_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SDIO_ACCESS_POS))
 
#define MXC_F_RPU_SPIXFM_FIFO_ACCESS_POS   0
 
#define MXC_F_RPU_SPIXFM_FIFO_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SPIXFM_FIFO_ACCESS_POS))
 
#define MXC_F_RPU_SPI0_ACCESS_POS   0
 
#define MXC_F_RPU_SPI0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SPI0_ACCESS_POS))
 
#define MXC_F_RPU_SYSRAM0_ACCESS_POS   0
 
#define MXC_F_RPU_SYSRAM0_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SYSRAM0_ACCESS_POS))
 
#define MXC_F_RPU_SYSRAM1_ACCESS_POS   0
 
#define MXC_F_RPU_SYSRAM1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SYSRAM1_ACCESS_POS))
 
#define MXC_F_RPU_SYSRAM2_ACCESS_POS   0
 
#define MXC_F_RPU_SYSRAM2_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SYSRAM2_ACCESS_POS))
 
#define MXC_F_RPU_SYSRAM3_ACCESS_POS   0
 
#define MXC_F_RPU_SYSRAM3_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SYSRAM3_ACCESS_POS))
 
#define MXC_F_RPU_SYSRAM4_ACCESS_POS   0
 
#define MXC_F_RPU_SYSRAM4_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SYSRAM4_ACCESS_POS))
 
#define MXC_F_RPU_SYSRAM5_ACCESS_POS   0
 
#define MXC_F_RPU_SYSRAM5_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SYSRAM5_ACCESS_POS))
 
#define MXC_F_RPU_SYSRAM6_11_ACCESS_POS   0
 
#define MXC_F_RPU_SYSRAM6_11_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_SYSRAM6_11_ACCESS_POS))
 
#define MXC_F_RPU_I2C0_BUS1_ACCESS_POS   0
 
#define MXC_F_RPU_I2C0_BUS1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_I2C0_BUS1_ACCESS_POS))
 
#define MXC_F_RPU_I2C1_BUS1_ACCESS_POS   0
 
#define MXC_F_RPU_I2C1_BUS1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_I2C1_BUS1_ACCESS_POS))
 
#define MXC_F_RPU_I2C2_BUS1_ACCESS_POS   0
 
#define MXC_F_RPU_I2C2_BUS1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_I2C2_BUS1_ACCESS_POS))
 
#define MXC_F_RPU_PTG_BUS1_ACCESS_POS   0
 
#define MXC_F_RPU_PTG_BUS1_ACCESS   ((uint32_t)(0xFFFFFFFFUL << MXC_F_RPU_PTG_BUS1_ACCESS_POS))
 

Detailed Description

Registers, Bit Masks and Bit Positions for the RPU Peripheral Module.

Note
This file is @generated.