MAX32690 Peripheral Driver API
Peripheral Driver API for the MAX32690
•All Data Structures Files Functions Variables Typedefs Enumerations Enumerator Modules Pages
Data Structures | Macros
gcr_regs.h File Reference
GCR_Registers
#include <stdint.h>

Go to the source code of this file.

Data Structures

struct  mxc_gcr_regs_t
 

Macros

#define MXC_R_GCR_SYSCTRL   ((uint32_t)0x00000000UL)
 
#define MXC_R_GCR_RST0   ((uint32_t)0x00000004UL)
 
#define MXC_R_GCR_CLKCTRL   ((uint32_t)0x00000008UL)
 
#define MXC_R_GCR_PM   ((uint32_t)0x0000000CUL)
 
#define MXC_R_GCR_PCLKDIV   ((uint32_t)0x00000018UL)
 
#define MXC_R_GCR_PCLKDIS0   ((uint32_t)0x00000024UL)
 
#define MXC_R_GCR_MEMCTRL   ((uint32_t)0x00000028UL)
 
#define MXC_R_GCR_MEMZ   ((uint32_t)0x0000002CUL)
 
#define MXC_R_GCR_SYSST   ((uint32_t)0x00000040UL)
 
#define MXC_R_GCR_RST1   ((uint32_t)0x00000044UL)
 
#define MXC_R_GCR_PCLKDIS1   ((uint32_t)0x00000048UL)
 
#define MXC_R_GCR_EVENTEN   ((uint32_t)0x0000004CUL)
 
#define MXC_R_GCR_REVISION   ((uint32_t)0x00000050UL)
 
#define MXC_R_GCR_SYSIE   ((uint32_t)0x00000054UL)
 
#define MXC_R_GCR_ECCERR   ((uint32_t)0x00000064UL)
 
#define MXC_R_GCR_ECCCED   ((uint32_t)0x00000068UL)
 
#define MXC_R_GCR_ECCIE   ((uint32_t)0x0000006CUL)
 
#define MXC_R_GCR_ECCADDR   ((uint32_t)0x00000070UL)
 
#define MXC_R_GCR_BTLELDOCTRL   ((uint32_t)0x00000074UL)
 
#define MXC_R_GCR_BTLELDODLY   ((uint32_t)0x00000078UL)
 
#define MXC_R_GCR_GPR0   ((uint32_t)0x00000080UL)
 
#define MXC_F_GCR_SYSCTRL_BSTAPEN_POS   0
 
#define MXC_F_GCR_SYSCTRL_BSTAPEN   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_BSTAPEN_POS))
 
#define MXC_F_GCR_SYSCTRL_FLASH_PAGE_FLIP_POS   4
 
#define MXC_F_GCR_SYSCTRL_FLASH_PAGE_FLIP   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_FLASH_PAGE_FLIP_POS))
 
#define MXC_F_GCR_SYSCTRL_ICC0_FLUSH_POS   6
 
#define MXC_F_GCR_SYSCTRL_ICC0_FLUSH   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_ICC0_FLUSH_POS))
 
#define MXC_F_GCR_SYSCTRL_SYSCACHE_DIS_POS   9
 
#define MXC_F_GCR_SYSCTRL_SYSCACHE_DIS   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_SYSCACHE_DIS_POS))
 
#define MXC_F_GCR_SYSCTRL_ROMDONE_POS   12
 
#define MXC_F_GCR_SYSCTRL_ROMDONE   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_ROMDONE_POS))
 
#define MXC_F_GCR_SYSCTRL_CCHK_POS   13
 
#define MXC_F_GCR_SYSCTRL_CCHK   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_CCHK_POS))
 
#define MXC_F_GCR_SYSCTRL_SWD_DIS_POS   14
 
#define MXC_F_GCR_SYSCTRL_SWD_DIS   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_SWD_DIS_POS))
 
#define MXC_F_GCR_SYSCTRL_CHKRES_POS   15
 
#define MXC_F_GCR_SYSCTRL_CHKRES   ((uint32_t)(0x1UL << MXC_F_GCR_SYSCTRL_CHKRES_POS))
 
#define MXC_F_GCR_SYSCTRL_OVR_POS   16
 
#define MXC_F_GCR_SYSCTRL_OVR   ((uint32_t)(0x3UL << MXC_F_GCR_SYSCTRL_OVR_POS))
 
#define MXC_V_GCR_SYSCTRL_OVR_V0_9   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_SYSCTRL_OVR_V0_9   (MXC_V_GCR_SYSCTRL_OVR_V0_9 << MXC_F_GCR_SYSCTRL_OVR_POS)
 
#define MXC_V_GCR_SYSCTRL_OVR_V1_0   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_SYSCTRL_OVR_V1_0   (MXC_V_GCR_SYSCTRL_OVR_V1_0 << MXC_F_GCR_SYSCTRL_OVR_POS)
 
#define MXC_V_GCR_SYSCTRL_OVR_V1_1   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_SYSCTRL_OVR_V1_1   (MXC_V_GCR_SYSCTRL_OVR_V1_1 << MXC_F_GCR_SYSCTRL_OVR_POS)
 
#define MXC_F_GCR_RST0_DMA_POS   0
 
#define MXC_F_GCR_RST0_DMA   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_DMA_POS))
 
#define MXC_F_GCR_RST0_WDT0_POS   1
 
#define MXC_F_GCR_RST0_WDT0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_WDT0_POS))
 
#define MXC_F_GCR_RST0_GPIO0_POS   2
 
#define MXC_F_GCR_RST0_GPIO0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO0_POS))
 
#define MXC_F_GCR_RST0_GPIO1_POS   3
 
#define MXC_F_GCR_RST0_GPIO1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO1_POS))
 
#define MXC_F_GCR_RST0_GPIO2_POS   4
 
#define MXC_F_GCR_RST0_GPIO2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_GPIO2_POS))
 
#define MXC_F_GCR_RST0_TMR0_POS   5
 
#define MXC_F_GCR_RST0_TMR0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR0_POS))
 
#define MXC_F_GCR_RST0_TMR1_POS   6
 
#define MXC_F_GCR_RST0_TMR1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR1_POS))
 
#define MXC_F_GCR_RST0_TMR2_POS   7
 
#define MXC_F_GCR_RST0_TMR2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR2_POS))
 
#define MXC_F_GCR_RST0_TMR3_POS   8
 
#define MXC_F_GCR_RST0_TMR3   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TMR3_POS))
 
#define MXC_F_GCR_RST0_UART0_POS   11
 
#define MXC_F_GCR_RST0_UART0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART0_POS))
 
#define MXC_F_GCR_RST0_UART1_POS   12
 
#define MXC_F_GCR_RST0_UART1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART1_POS))
 
#define MXC_F_GCR_RST0_SPI0_POS   13
 
#define MXC_F_GCR_RST0_SPI0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI0_POS))
 
#define MXC_F_GCR_RST0_SPI1_POS   14
 
#define MXC_F_GCR_RST0_SPI1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI1_POS))
 
#define MXC_F_GCR_RST0_SPI2_POS   15
 
#define MXC_F_GCR_RST0_SPI2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SPI2_POS))
 
#define MXC_F_GCR_RST0_I2C0_POS   16
 
#define MXC_F_GCR_RST0_I2C0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_I2C0_POS))
 
#define MXC_F_GCR_RST0_RTC_POS   17
 
#define MXC_F_GCR_RST0_RTC   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_RTC_POS))
 
#define MXC_F_GCR_RST0_CRYPTO_POS   18
 
#define MXC_F_GCR_RST0_CRYPTO   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CRYPTO_POS))
 
#define MXC_F_GCR_RST0_CAN0_POS   19
 
#define MXC_F_GCR_RST0_CAN0   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CAN0_POS))
 
#define MXC_F_GCR_RST0_CAN1_POS   20
 
#define MXC_F_GCR_RST0_CAN1   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_CAN1_POS))
 
#define MXC_F_GCR_RST0_HPB_POS   21
 
#define MXC_F_GCR_RST0_HPB   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_HPB_POS))
 
#define MXC_F_GCR_RST0_SMPHR_POS   22
 
#define MXC_F_GCR_RST0_SMPHR   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SMPHR_POS))
 
#define MXC_F_GCR_RST0_USB_POS   23
 
#define MXC_F_GCR_RST0_USB   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_USB_POS))
 
#define MXC_F_GCR_RST0_TRNG_POS   24
 
#define MXC_F_GCR_RST0_TRNG   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_TRNG_POS))
 
#define MXC_F_GCR_RST0_ADC_POS   26
 
#define MXC_F_GCR_RST0_ADC   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_ADC_POS))
 
#define MXC_F_GCR_RST0_UART2_POS   28
 
#define MXC_F_GCR_RST0_UART2   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_UART2_POS))
 
#define MXC_F_GCR_RST0_SOFT_POS   29
 
#define MXC_F_GCR_RST0_SOFT   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SOFT_POS))
 
#define MXC_F_GCR_RST0_PERIPH_POS   30
 
#define MXC_F_GCR_RST0_PERIPH   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_PERIPH_POS))
 
#define MXC_F_GCR_RST0_SYS_POS   31
 
#define MXC_F_GCR_RST0_SYS   ((uint32_t)(0x1UL << MXC_F_GCR_RST0_SYS_POS))
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS   6
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_DIV   ((uint32_t)(0x7UL << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS))
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV1   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV1   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV1 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV2   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV2   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV2 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV4   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV4   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV4 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV8   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV8   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV8 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV16   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV16   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV16 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV32   ((uint32_t)0x5UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV32   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV32 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV64   ((uint32_t)0x6UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV64   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV64 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV128   ((uint32_t)0x7UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_DIV_DIV128   (MXC_V_GCR_CLKCTRL_SYSCLK_DIV_DIV128 << MXC_F_GCR_CLKCTRL_SYSCLK_DIV_POS)
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS   9
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_SEL   ((uint32_t)(0x7UL << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS))
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ISO   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_ISO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ISO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ITO   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_ITO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ITO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ERFO   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_ERFO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ERFO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_INRO   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_INRO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_INRO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_IPO   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_IPO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_IPO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_IBRO   ((uint32_t)0x5UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_IBRO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_IBRO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ERTCO   ((uint32_t)0x6UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_ERTCO   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_ERTCO << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_V_GCR_CLKCTRL_SYSCLK_SEL_EXTCLK   ((uint32_t)0x7UL)
 
#define MXC_S_GCR_CLKCTRL_SYSCLK_SEL_EXTCLK   (MXC_V_GCR_CLKCTRL_SYSCLK_SEL_EXTCLK << MXC_F_GCR_CLKCTRL_SYSCLK_SEL_POS)
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_RDY_POS   13
 
#define MXC_F_GCR_CLKCTRL_SYSCLK_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_SYSCLK_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_ERFO_EN_POS   16
 
#define MXC_F_GCR_CLKCTRL_ERFO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ERFO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_ERTCO_EN_POS   17
 
#define MXC_F_GCR_CLKCTRL_ERTCO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ERTCO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_ISO_EN_POS   18
 
#define MXC_F_GCR_CLKCTRL_ISO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ISO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_IPO_EN_POS   19
 
#define MXC_F_GCR_CLKCTRL_IPO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IPO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_IBRO_EN_POS   20
 
#define MXC_F_GCR_CLKCTRL_IBRO_EN   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IBRO_EN_POS))
 
#define MXC_F_GCR_CLKCTRL_IBRO_VS_POS   21
 
#define MXC_F_GCR_CLKCTRL_IBRO_VS   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IBRO_VS_POS))
 
#define MXC_F_GCR_CLKCTRL_ERFO_RDY_POS   24
 
#define MXC_F_GCR_CLKCTRL_ERFO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ERFO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_ERTCO_RDY_POS   25
 
#define MXC_F_GCR_CLKCTRL_ERTCO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ERTCO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_ISO_RDY_POS   26
 
#define MXC_F_GCR_CLKCTRL_ISO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_ISO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_IPO_RDY_POS   27
 
#define MXC_F_GCR_CLKCTRL_IPO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IPO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_IBRO_RDY_POS   28
 
#define MXC_F_GCR_CLKCTRL_IBRO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_IBRO_RDY_POS))
 
#define MXC_F_GCR_CLKCTRL_INRO_RDY_POS   29
 
#define MXC_F_GCR_CLKCTRL_INRO_RDY   ((uint32_t)(0x1UL << MXC_F_GCR_CLKCTRL_INRO_RDY_POS))
 
#define MXC_F_GCR_PM_MODE_POS   0
 
#define MXC_F_GCR_PM_MODE   ((uint32_t)(0xFUL << MXC_F_GCR_PM_MODE_POS))
 
#define MXC_V_GCR_PM_MODE_ACTIVE   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_PM_MODE_ACTIVE   (MXC_V_GCR_PM_MODE_ACTIVE << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_V_GCR_PM_MODE_SLEEP   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_PM_MODE_SLEEP   (MXC_V_GCR_PM_MODE_SLEEP << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_V_GCR_PM_MODE_STANDBY   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_PM_MODE_STANDBY   (MXC_V_GCR_PM_MODE_STANDBY << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_V_GCR_PM_MODE_BACKUP   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_PM_MODE_BACKUP   (MXC_V_GCR_PM_MODE_BACKUP << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_V_GCR_PM_MODE_LPM   ((uint32_t)0x8UL)
 
#define MXC_S_GCR_PM_MODE_LPM   (MXC_V_GCR_PM_MODE_LPM << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_V_GCR_PM_MODE_UPM   ((uint32_t)0x9UL)
 
#define MXC_S_GCR_PM_MODE_UPM   (MXC_V_GCR_PM_MODE_UPM << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_V_GCR_PM_MODE_POWERDOWN   ((uint32_t)0xAUL)
 
#define MXC_S_GCR_PM_MODE_POWERDOWN   (MXC_V_GCR_PM_MODE_POWERDOWN << MXC_F_GCR_PM_MODE_POS)
 
#define MXC_F_GCR_PM_GPIO_WE_POS   4
 
#define MXC_F_GCR_PM_GPIO_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_GPIO_WE_POS))
 
#define MXC_F_GCR_PM_RTC_WE_POS   5
 
#define MXC_F_GCR_PM_RTC_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_RTC_WE_POS))
 
#define MXC_F_GCR_PM_USB_WE_POS   6
 
#define MXC_F_GCR_PM_USB_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_USB_WE_POS))
 
#define MXC_F_GCR_PM_WUT_WE_POS   7
 
#define MXC_F_GCR_PM_WUT_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_WUT_WE_POS))
 
#define MXC_F_GCR_PM_AINCOMP_WE_POS   9
 
#define MXC_F_GCR_PM_AINCOMP_WE   ((uint32_t)(0x1UL << MXC_F_GCR_PM_AINCOMP_WE_POS))
 
#define MXC_F_GCR_PM_ISO_PD_POS   15
 
#define MXC_F_GCR_PM_ISO_PD   ((uint32_t)(0x1UL << MXC_F_GCR_PM_ISO_PD_POS))
 
#define MXC_F_GCR_PM_IPO_PD_POS   16
 
#define MXC_F_GCR_PM_IPO_PD   ((uint32_t)(0x1UL << MXC_F_GCR_PM_IPO_PD_POS))
 
#define MXC_F_GCR_PM_IBRO_PD_POS   17
 
#define MXC_F_GCR_PM_IBRO_PD   ((uint32_t)(0x1UL << MXC_F_GCR_PM_IBRO_PD_POS))
 
#define MXC_F_GCR_PM_ERFO_BP_POS   20
 
#define MXC_F_GCR_PM_ERFO_BP   ((uint32_t)(0x1UL << MXC_F_GCR_PM_ERFO_BP_POS))
 
#define MXC_F_GCR_PCLKDIV_SDIOCLKDIV_POS   7
 
#define MXC_F_GCR_PCLKDIV_SDIOCLKDIV   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIV_SDIOCLKDIV_POS))
 
#define MXC_F_GCR_PCLKDIV_ADCFRQ_POS   10
 
#define MXC_F_GCR_PCLKDIV_ADCFRQ   ((uint32_t)(0xFUL << MXC_F_GCR_PCLKDIV_ADCFRQ_POS))
 
#define MXC_F_GCR_PCLKDIV_CNNCLKDIV_POS   14
 
#define MXC_F_GCR_PCLKDIV_CNNCLKDIV   ((uint32_t)(0x7UL << MXC_F_GCR_PCLKDIV_CNNCLKDIV_POS))
 
#define MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV2   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_PCLKDIV_CNNCLKDIV_DIV2   (MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV2 << MXC_F_GCR_PCLKDIV_CNNCLKDIV_POS)
 
#define MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV4   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_PCLKDIV_CNNCLKDIV_DIV4   (MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV4 << MXC_F_GCR_PCLKDIV_CNNCLKDIV_POS)
 
#define MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV8   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_PCLKDIV_CNNCLKDIV_DIV8   (MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV8 << MXC_F_GCR_PCLKDIV_CNNCLKDIV_POS)
 
#define MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV16   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_PCLKDIV_CNNCLKDIV_DIV16   (MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV16 << MXC_F_GCR_PCLKDIV_CNNCLKDIV_POS)
 
#define MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV1   ((uint32_t)0x4UL)
 
#define MXC_S_GCR_PCLKDIV_CNNCLKDIV_DIV1   (MXC_V_GCR_PCLKDIV_CNNCLKDIV_DIV1 << MXC_F_GCR_PCLKDIV_CNNCLKDIV_POS)
 
#define MXC_F_GCR_PCLKDIV_CNNCLKSEL_POS   17
 
#define MXC_F_GCR_PCLKDIV_CNNCLKSEL   ((uint32_t)(0x3UL << MXC_F_GCR_PCLKDIV_CNNCLKSEL_POS))
 
#define MXC_V_GCR_PCLKDIV_CNNCLKSEL_PCLK   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_PCLKDIV_CNNCLKSEL_PCLK   (MXC_V_GCR_PCLKDIV_CNNCLKSEL_PCLK << MXC_F_GCR_PCLKDIV_CNNCLKSEL_POS)
 
#define MXC_V_GCR_PCLKDIV_CNNCLKSEL_ISO   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_PCLKDIV_CNNCLKSEL_ISO   (MXC_V_GCR_PCLKDIV_CNNCLKSEL_ISO << MXC_F_GCR_PCLKDIV_CNNCLKSEL_POS)
 
#define MXC_V_GCR_PCLKDIV_CNNCLKSEL_ITO   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_PCLKDIV_CNNCLKSEL_ITO   (MXC_V_GCR_PCLKDIV_CNNCLKSEL_ITO << MXC_F_GCR_PCLKDIV_CNNCLKSEL_POS)
 
#define MXC_F_GCR_PCLKDIS0_GPIO0_POS   0
 
#define MXC_F_GCR_PCLKDIS0_GPIO0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_GPIO0_POS))
 
#define MXC_F_GCR_PCLKDIS0_GPIO1_POS   1
 
#define MXC_F_GCR_PCLKDIS0_GPIO1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_GPIO1_POS))
 
#define MXC_F_GCR_PCLKDIS0_GPIO2_POS   2
 
#define MXC_F_GCR_PCLKDIS0_GPIO2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_GPIO2_POS))
 
#define MXC_F_GCR_PCLKDIS0_USB_POS   3
 
#define MXC_F_GCR_PCLKDIS0_USB   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_USB_POS))
 
#define MXC_F_GCR_PCLKDIS0_DMA_POS   5
 
#define MXC_F_GCR_PCLKDIS0_DMA   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_DMA_POS))
 
#define MXC_F_GCR_PCLKDIS0_SPI0_POS   6
 
#define MXC_F_GCR_PCLKDIS0_SPI0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_SPI0_POS))
 
#define MXC_F_GCR_PCLKDIS0_SPI1_POS   7
 
#define MXC_F_GCR_PCLKDIS0_SPI1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_SPI1_POS))
 
#define MXC_F_GCR_PCLKDIS0_SPI2_POS   8
 
#define MXC_F_GCR_PCLKDIS0_SPI2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_SPI2_POS))
 
#define MXC_F_GCR_PCLKDIS0_UART0_POS   9
 
#define MXC_F_GCR_PCLKDIS0_UART0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_UART0_POS))
 
#define MXC_F_GCR_PCLKDIS0_UART1_POS   10
 
#define MXC_F_GCR_PCLKDIS0_UART1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_UART1_POS))
 
#define MXC_F_GCR_PCLKDIS0_I2C0_POS   13
 
#define MXC_F_GCR_PCLKDIS0_I2C0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_I2C0_POS))
 
#define MXC_F_GCR_PCLKDIS0_CRYPTO_POS   14
 
#define MXC_F_GCR_PCLKDIS0_CRYPTO   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_CRYPTO_POS))
 
#define MXC_F_GCR_PCLKDIS0_TMR0_POS   15
 
#define MXC_F_GCR_PCLKDIS0_TMR0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_TMR0_POS))
 
#define MXC_F_GCR_PCLKDIS0_TMR1_POS   16
 
#define MXC_F_GCR_PCLKDIS0_TMR1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_TMR1_POS))
 
#define MXC_F_GCR_PCLKDIS0_TMR2_POS   17
 
#define MXC_F_GCR_PCLKDIS0_TMR2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_TMR2_POS))
 
#define MXC_F_GCR_PCLKDIS0_TMR3_POS   18
 
#define MXC_F_GCR_PCLKDIS0_TMR3   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_TMR3_POS))
 
#define MXC_F_GCR_PCLKDIS0_ADC_POS   23
 
#define MXC_F_GCR_PCLKDIS0_ADC   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_ADC_POS))
 
#define MXC_F_GCR_PCLKDIS0_I2C1_POS   28
 
#define MXC_F_GCR_PCLKDIS0_I2C1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_I2C1_POS))
 
#define MXC_F_GCR_PCLKDIS0_PT_POS   29
 
#define MXC_F_GCR_PCLKDIS0_PT   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_PT_POS))
 
#define MXC_F_GCR_PCLKDIS0_SPIXIP_POS   30
 
#define MXC_F_GCR_PCLKDIS0_SPIXIP   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_SPIXIP_POS))
 
#define MXC_F_GCR_PCLKDIS0_SPIXIPC_POS   31
 
#define MXC_F_GCR_PCLKDIS0_SPIXIPC   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS0_SPIXIPC_POS))
 
#define MXC_F_GCR_MEMCTRL_FWS_POS   0
 
#define MXC_F_GCR_MEMCTRL_FWS   ((uint32_t)(0x7UL << MXC_F_GCR_MEMCTRL_FWS_POS))
 
#define MXC_F_GCR_MEMCTRL_HYPCLKDS_POS   8
 
#define MXC_F_GCR_MEMCTRL_HYPCLKDS   ((uint32_t)(0x3UL << MXC_F_GCR_MEMCTRL_HYPCLKDS_POS))
 
#define MXC_F_GCR_MEMZ_RAM0_POS   0
 
#define MXC_F_GCR_MEMZ_RAM0   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM0_POS))
 
#define MXC_F_GCR_MEMZ_RAM1_POS   1
 
#define MXC_F_GCR_MEMZ_RAM1   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM1_POS))
 
#define MXC_F_GCR_MEMZ_RAM2_POS   2
 
#define MXC_F_GCR_MEMZ_RAM2   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM2_POS))
 
#define MXC_F_GCR_MEMZ_RAM3_POS   3
 
#define MXC_F_GCR_MEMZ_RAM3   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM3_POS))
 
#define MXC_F_GCR_MEMZ_RAM4_POS   4
 
#define MXC_F_GCR_MEMZ_RAM4   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM4_POS))
 
#define MXC_F_GCR_MEMZ_RAM5_POS   5
 
#define MXC_F_GCR_MEMZ_RAM5   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM5_POS))
 
#define MXC_F_GCR_MEMZ_RAM6_POS   6
 
#define MXC_F_GCR_MEMZ_RAM6   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM6_POS))
 
#define MXC_F_GCR_MEMZ_RAM7_POS   7
 
#define MXC_F_GCR_MEMZ_RAM7   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM7_POS))
 
#define MXC_F_GCR_MEMZ_RAM8_POS   8
 
#define MXC_F_GCR_MEMZ_RAM8   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_RAM8_POS))
 
#define MXC_F_GCR_MEMZ_ICC0_POS   9
 
#define MXC_F_GCR_MEMZ_ICC0   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_ICC0_POS))
 
#define MXC_F_GCR_MEMZ_ICC1_POS   10
 
#define MXC_F_GCR_MEMZ_ICC1   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_ICC1_POS))
 
#define MXC_F_GCR_MEMZ_ICCXIP_POS   11
 
#define MXC_F_GCR_MEMZ_ICCXIP   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_ICCXIP_POS))
 
#define MXC_F_GCR_MEMZ_USBFIFO_POS   12
 
#define MXC_F_GCR_MEMZ_USBFIFO   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_USBFIFO_POS))
 
#define MXC_F_GCR_MEMZ_MAARAM_POS   13
 
#define MXC_F_GCR_MEMZ_MAARAM   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_MAARAM_POS))
 
#define MXC_F_GCR_MEMZ_DCACHE_DATA_POS   14
 
#define MXC_F_GCR_MEMZ_DCACHE_DATA   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_DCACHE_DATA_POS))
 
#define MXC_F_GCR_MEMZ_DCACHE_TAG_POS   15
 
#define MXC_F_GCR_MEMZ_DCACHE_TAG   ((uint32_t)(0x1UL << MXC_F_GCR_MEMZ_DCACHE_TAG_POS))
 
#define MXC_F_GCR_SYSST_ICELOCK_POS   0
 
#define MXC_F_GCR_SYSST_ICELOCK   ((uint32_t)(0x1UL << MXC_F_GCR_SYSST_ICELOCK_POS))
 
#define MXC_F_GCR_SYSST_CODEINTERR_POS   1
 
#define MXC_F_GCR_SYSST_CODEINTERR   ((uint32_t)(0x1UL << MXC_F_GCR_SYSST_CODEINTERR_POS))
 
#define MXC_F_GCR_SYSST_DATAINTERR_POS   2
 
#define MXC_F_GCR_SYSST_DATAINTERR   ((uint32_t)(0x1UL << MXC_F_GCR_SYSST_DATAINTERR_POS))
 
#define MXC_F_GCR_RST1_I2C1_POS   0
 
#define MXC_F_GCR_RST1_I2C1   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_I2C1_POS))
 
#define MXC_F_GCR_RST1_PT_POS   1
 
#define MXC_F_GCR_RST1_PT   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_PT_POS))
 
#define MXC_F_GCR_RST1_SPIXIP_POS   3
 
#define MXC_F_GCR_RST1_SPIXIP   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_SPIXIP_POS))
 
#define MXC_F_GCR_RST1_SPIXIPM_POS   4
 
#define MXC_F_GCR_RST1_SPIXIPM   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_SPIXIPM_POS))
 
#define MXC_F_GCR_RST1_OWM_POS   7
 
#define MXC_F_GCR_RST1_OWM   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_OWM_POS))
 
#define MXC_F_GCR_RST1_SPI3_POS   11
 
#define MXC_F_GCR_RST1_SPI3   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_SPI3_POS))
 
#define MXC_F_GCR_RST1_SPI4_POS   13
 
#define MXC_F_GCR_RST1_SPI4   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_SPI4_POS))
 
#define MXC_F_GCR_RST1_SMPHR_POS   16
 
#define MXC_F_GCR_RST1_SMPHR   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_SMPHR_POS))
 
#define MXC_F_GCR_RST1_BTLE_POS   18
 
#define MXC_F_GCR_RST1_BTLE   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_BTLE_POS))
 
#define MXC_F_GCR_RST1_I2S_POS   19
 
#define MXC_F_GCR_RST1_I2S   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_I2S_POS))
 
#define MXC_F_GCR_RST1_I2C2_POS   20
 
#define MXC_F_GCR_RST1_I2C2   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_I2C2_POS))
 
#define MXC_F_GCR_RST1_PUF_POS   28
 
#define MXC_F_GCR_RST1_PUF   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_PUF_POS))
 
#define MXC_F_GCR_RST1_CPU1_POS   31
 
#define MXC_F_GCR_RST1_CPU1   ((uint32_t)(0x1UL << MXC_F_GCR_RST1_CPU1_POS))
 
#define MXC_F_GCR_PCLKDIS1_BTLE_POS   0
 
#define MXC_F_GCR_PCLKDIS1_BTLE   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_BTLE_POS))
 
#define MXC_F_GCR_PCLKDIS1_UART2_POS   1
 
#define MXC_F_GCR_PCLKDIS1_UART2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_UART2_POS))
 
#define MXC_F_GCR_PCLKDIS1_TRNG_POS   2
 
#define MXC_F_GCR_PCLKDIS1_TRNG   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_TRNG_POS))
 
#define MXC_F_GCR_PCLKDIS1_PUF_POS   3
 
#define MXC_F_GCR_PCLKDIS1_PUF   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_PUF_POS))
 
#define MXC_F_GCR_PCLKDIS1_HPB_POS   4
 
#define MXC_F_GCR_PCLKDIS1_HPB   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_HPB_POS))
 
#define MXC_F_GCR_PCLKDIS1_SYSCACHE_POS   7
 
#define MXC_F_GCR_PCLKDIS1_SYSCACHE   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_SYSCACHE_POS))
 
#define MXC_F_GCR_PCLKDIS1_SMPHR_POS   9
 
#define MXC_F_GCR_PCLKDIS1_SMPHR   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_SMPHR_POS))
 
#define MXC_F_GCR_PCLKDIS1_CAN0_POS   11
 
#define MXC_F_GCR_PCLKDIS1_CAN0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_CAN0_POS))
 
#define MXC_F_GCR_PCLKDIS1_OWM_POS   13
 
#define MXC_F_GCR_PCLKDIS1_OWM   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_OWM_POS))
 
#define MXC_F_GCR_PCLKDIS1_SPI3_POS   16
 
#define MXC_F_GCR_PCLKDIS1_SPI3   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_SPI3_POS))
 
#define MXC_F_GCR_PCLKDIS1_SPI4_POS   17
 
#define MXC_F_GCR_PCLKDIS1_SPI4   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_SPI4_POS))
 
#define MXC_F_GCR_PCLKDIS1_CAN1_POS   19
 
#define MXC_F_GCR_PCLKDIS1_CAN1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_CAN1_POS))
 
#define MXC_F_GCR_PCLKDIS1_SPIXR_POS   20
 
#define MXC_F_GCR_PCLKDIS1_SPIXR   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_SPIXR_POS))
 
#define MXC_F_GCR_PCLKDIS1_I2S_POS   23
 
#define MXC_F_GCR_PCLKDIS1_I2S   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_I2S_POS))
 
#define MXC_F_GCR_PCLKDIS1_I2C2_POS   24
 
#define MXC_F_GCR_PCLKDIS1_I2C2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_I2C2_POS))
 
#define MXC_F_GCR_PCLKDIS1_WDT0_POS   27
 
#define MXC_F_GCR_PCLKDIS1_WDT0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_WDT0_POS))
 
#define MXC_F_GCR_PCLKDIS1_CPU1_POS   31
 
#define MXC_F_GCR_PCLKDIS1_CPU1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLKDIS1_CPU1_POS))
 
#define MXC_F_GCR_EVENTEN_DMA_POS   0
 
#define MXC_F_GCR_EVENTEN_DMA   ((uint32_t)(0x1UL << MXC_F_GCR_EVENTEN_DMA_POS))
 
#define MXC_F_GCR_EVENTEN_RX_POS   1
 
#define MXC_F_GCR_EVENTEN_RX   ((uint32_t)(0x1UL << MXC_F_GCR_EVENTEN_RX_POS))
 
#define MXC_F_GCR_EVENTEN_TX_POS   2
 
#define MXC_F_GCR_EVENTEN_TX   ((uint32_t)(0x1UL << MXC_F_GCR_EVENTEN_TX_POS))
 
#define MXC_F_GCR_REVISION_REVISION_POS   0
 
#define MXC_F_GCR_REVISION_REVISION   ((uint32_t)(0xFFFFUL << MXC_F_GCR_REVISION_REVISION_POS))
 
#define MXC_F_GCR_SYSIE_ICEUNLOCK_POS   0
 
#define MXC_F_GCR_SYSIE_ICEUNLOCK   ((uint32_t)(0x1UL << MXC_F_GCR_SYSIE_ICEUNLOCK_POS))
 
#define MXC_F_GCR_ECCERR_RAM0_POS   0
 
#define MXC_F_GCR_ECCERR_RAM0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_RAM0_POS))
 
#define MXC_F_GCR_ECCERR_RAM1_POS   1
 
#define MXC_F_GCR_ECCERR_RAM1   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_RAM1_POS))
 
#define MXC_F_GCR_ECCERR_RAM2_POS   2
 
#define MXC_F_GCR_ECCERR_RAM2   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_RAM2_POS))
 
#define MXC_F_GCR_ECCERR_RAM3_POS   3
 
#define MXC_F_GCR_ECCERR_RAM3   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_RAM3_POS))
 
#define MXC_F_GCR_ECCERR_RAM4_POS   4
 
#define MXC_F_GCR_ECCERR_RAM4   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_RAM4_POS))
 
#define MXC_F_GCR_ECCERR_RAM5_POS   5
 
#define MXC_F_GCR_ECCERR_RAM5   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_RAM5_POS))
 
#define MXC_F_GCR_ECCERR_RAM6_POS   6
 
#define MXC_F_GCR_ECCERR_RAM6   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_RAM6_POS))
 
#define MXC_F_GCR_ECCERR_ICACHE0_POS   8
 
#define MXC_F_GCR_ECCERR_ICACHE0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_ICACHE0_POS))
 
#define MXC_F_GCR_ECCERR_ICACHEXIP_POS   10
 
#define MXC_F_GCR_ECCERR_ICACHEXIP   ((uint32_t)(0x1UL << MXC_F_GCR_ECCERR_ICACHEXIP_POS))
 
#define MXC_F_GCR_ECCCED_RAM0_POS   0
 
#define MXC_F_GCR_ECCCED_RAM0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_RAM0_POS))
 
#define MXC_F_GCR_ECCCED_RAM1_POS   1
 
#define MXC_F_GCR_ECCCED_RAM1   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_RAM1_POS))
 
#define MXC_F_GCR_ECCCED_RAM2_POS   2
 
#define MXC_F_GCR_ECCCED_RAM2   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_RAM2_POS))
 
#define MXC_F_GCR_ECCCED_RAM3_POS   3
 
#define MXC_F_GCR_ECCCED_RAM3   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_RAM3_POS))
 
#define MXC_F_GCR_ECCCED_RAM4_POS   4
 
#define MXC_F_GCR_ECCCED_RAM4   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_RAM4_POS))
 
#define MXC_F_GCR_ECCCED_RAM5_POS   5
 
#define MXC_F_GCR_ECCCED_RAM5   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_RAM5_POS))
 
#define MXC_F_GCR_ECCCED_RAM6_POS   6
 
#define MXC_F_GCR_ECCCED_RAM6   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_RAM6_POS))
 
#define MXC_F_GCR_ECCCED_ICACHE0_POS   8
 
#define MXC_F_GCR_ECCCED_ICACHE0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_ICACHE0_POS))
 
#define MXC_F_GCR_ECCCED_ICACHEXIP_POS   10
 
#define MXC_F_GCR_ECCCED_ICACHEXIP   ((uint32_t)(0x1UL << MXC_F_GCR_ECCCED_ICACHEXIP_POS))
 
#define MXC_F_GCR_ECCIE_RAM0_POS   0
 
#define MXC_F_GCR_ECCIE_RAM0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM0_POS))
 
#define MXC_F_GCR_ECCIE_RAM1_POS   1
 
#define MXC_F_GCR_ECCIE_RAM1   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM1_POS))
 
#define MXC_F_GCR_ECCIE_RAM2_POS   2
 
#define MXC_F_GCR_ECCIE_RAM2   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM2_POS))
 
#define MXC_F_GCR_ECCIE_RAM3_POS   3
 
#define MXC_F_GCR_ECCIE_RAM3   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM3_POS))
 
#define MXC_F_GCR_ECCIE_RAM4_POS   4
 
#define MXC_F_GCR_ECCIE_RAM4   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM4_POS))
 
#define MXC_F_GCR_ECCIE_RAM5_POS   5
 
#define MXC_F_GCR_ECCIE_RAM5   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM5_POS))
 
#define MXC_F_GCR_ECCIE_RAM6_POS   6
 
#define MXC_F_GCR_ECCIE_RAM6   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_RAM6_POS))
 
#define MXC_F_GCR_ECCIE_ICACHE0_POS   8
 
#define MXC_F_GCR_ECCIE_ICACHE0   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_ICACHE0_POS))
 
#define MXC_F_GCR_ECCIE_ICACHEXIP_POS   10
 
#define MXC_F_GCR_ECCIE_ICACHEXIP   ((uint32_t)(0x1UL << MXC_F_GCR_ECCIE_ICACHEXIP_POS))
 
#define MXC_F_GCR_ECCADDR_DADDR_POS   0
 
#define MXC_F_GCR_ECCADDR_DADDR   ((uint32_t)(0x3FFFUL << MXC_F_GCR_ECCADDR_DADDR_POS))
 
#define MXC_F_GCR_ECCADDR_DB_POS   14
 
#define MXC_F_GCR_ECCADDR_DB   ((uint32_t)(0x1UL << MXC_F_GCR_ECCADDR_DB_POS))
 
#define MXC_F_GCR_ECCADDR_DE_POS   15
 
#define MXC_F_GCR_ECCADDR_DE   ((uint32_t)(0x1UL << MXC_F_GCR_ECCADDR_DE_POS))
 
#define MXC_F_GCR_ECCADDR_TADDR_POS   16
 
#define MXC_F_GCR_ECCADDR_TADDR   ((uint32_t)(0x3FFFUL << MXC_F_GCR_ECCADDR_TADDR_POS))
 
#define MXC_F_GCR_ECCADDR_TB_POS   30
 
#define MXC_F_GCR_ECCADDR_TB   ((uint32_t)(0x1UL << MXC_F_GCR_ECCADDR_TB_POS))
 
#define MXC_F_GCR_ECCADDR_TE_POS   31
 
#define MXC_F_GCR_ECCADDR_TE   ((uint32_t)(0x1UL << MXC_F_GCR_ECCADDR_TE_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBEN_POS   0
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBEN   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDOBBEN_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBPULLD_POS   1
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBPULLD   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDOBBPULLD_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBVSEL_POS   2
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBVSEL   ((uint32_t)(0x3UL << MXC_F_GCR_BTLELDOCTRL_LDOBBVSEL_POS))
 
#define MXC_V_GCR_BTLELDOCTRL_LDOBBVSEL_0_85   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_BTLELDOCTRL_LDOBBVSEL_0_85   (MXC_V_GCR_BTLELDOCTRL_LDOBBVSEL_0_85 << MXC_F_GCR_BTLELDOCTRL_LDOBBVSEL_POS)
 
#define MXC_V_GCR_BTLELDOCTRL_LDOBBVSEL_0_9   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_BTLELDOCTRL_LDOBBVSEL_0_9   (MXC_V_GCR_BTLELDOCTRL_LDOBBVSEL_0_9 << MXC_F_GCR_BTLELDOCTRL_LDOBBVSEL_POS)
 
#define MXC_V_GCR_BTLELDOCTRL_LDOBBVSEL_1_0   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_BTLELDOCTRL_LDOBBVSEL_1_0   (MXC_V_GCR_BTLELDOCTRL_LDOBBVSEL_1_0 << MXC_F_GCR_BTLELDOCTRL_LDOBBVSEL_POS)
 
#define MXC_V_GCR_BTLELDOCTRL_LDOBBVSEL_1_1   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_BTLELDOCTRL_LDOBBVSEL_1_1   (MXC_V_GCR_BTLELDOCTRL_LDOBBVSEL_1_1 << MXC_F_GCR_BTLELDOCTRL_LDOBBVSEL_POS)
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFEN_POS   4
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFEN   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDORFEN_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFPULLD_POS   5
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFPULLD   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDORFPULLD_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFVSEL_POS   6
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFVSEL   ((uint32_t)(0x3UL << MXC_F_GCR_BTLELDOCTRL_LDORFVSEL_POS))
 
#define MXC_V_GCR_BTLELDOCTRL_LDORFVSEL_0_85   ((uint32_t)0x0UL)
 
#define MXC_S_GCR_BTLELDOCTRL_LDORFVSEL_0_85   (MXC_V_GCR_BTLELDOCTRL_LDORFVSEL_0_85 << MXC_F_GCR_BTLELDOCTRL_LDORFVSEL_POS)
 
#define MXC_V_GCR_BTLELDOCTRL_LDORFVSEL_0_9   ((uint32_t)0x1UL)
 
#define MXC_S_GCR_BTLELDOCTRL_LDORFVSEL_0_9   (MXC_V_GCR_BTLELDOCTRL_LDORFVSEL_0_9 << MXC_F_GCR_BTLELDOCTRL_LDORFVSEL_POS)
 
#define MXC_V_GCR_BTLELDOCTRL_LDORFVSEL_1_0   ((uint32_t)0x2UL)
 
#define MXC_S_GCR_BTLELDOCTRL_LDORFVSEL_1_0   (MXC_V_GCR_BTLELDOCTRL_LDORFVSEL_1_0 << MXC_F_GCR_BTLELDOCTRL_LDORFVSEL_POS)
 
#define MXC_V_GCR_BTLELDOCTRL_LDORFVSEL_1_1   ((uint32_t)0x3UL)
 
#define MXC_S_GCR_BTLELDOCTRL_LDORFVSEL_1_1   (MXC_V_GCR_BTLELDOCTRL_LDORFVSEL_1_1 << MXC_F_GCR_BTLELDOCTRL_LDORFVSEL_POS)
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFBYP_POS   8
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFBYP   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDORFBYP_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFDISCH_POS   9
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFDISCH   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDORFDISCH_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBBYP_POS   10
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBBYP   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDOBBBYP_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBDISCH_POS   11
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBDISCH   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDOBBDISCH_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBENDLY_POS   12
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBENDLY   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDOBBENDLY_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFENDLY_POS   13
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFENDLY   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDORFENDLY_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFBYPENENDLY_POS   14
 
#define MXC_F_GCR_BTLELDOCTRL_LDORFBYPENENDLY   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDORFBYPENENDLY_POS))
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBBYPENENDLY_POS   15
 
#define MXC_F_GCR_BTLELDOCTRL_LDOBBBYPENENDLY   ((uint32_t)(0x1UL << MXC_F_GCR_BTLELDOCTRL_LDOBBBYPENENDLY_POS))
 
#define MXC_F_GCR_BTLELDODLY_BYPDLYCNT_POS   0
 
#define MXC_F_GCR_BTLELDODLY_BYPDLYCNT   ((uint32_t)(0xFFUL << MXC_F_GCR_BTLELDODLY_BYPDLYCNT_POS))
 
#define MXC_F_GCR_BTLELDODLY_LDORFDLYCNT_POS   8
 
#define MXC_F_GCR_BTLELDODLY_LDORFDLYCNT   ((uint32_t)(0x1FFUL << MXC_F_GCR_BTLELDODLY_LDORFDLYCNT_POS))
 
#define MXC_F_GCR_BTLELDODLY_LDOBBDLYCNT_POS   20
 
#define MXC_F_GCR_BTLELDODLY_LDOBBDLYCNT   ((uint32_t)(0x1FFUL << MXC_F_GCR_BTLELDODLY_LDOBBDLYCNT_POS))
 

Detailed Description

Registers, Bit Masks and Bit Positions for the GCR Peripheral Module.

Note
This file is @generated.