Here is a list of all file members with links to the files they belong to:

- c -

• C1 : ad9361.h
• C1_WORD : ad9361.h
• C1_WORD_LSB : ad9361.h
• C2 : ad9361.h
• C2_WORD : ad9361.h
• C3_WORD : ad9361.h
• C_BALANCED : ad9361_api.h
• C_N : ad9361_api.h
• C_P : ad9361_api.h
• CA_CERT : parameters.h
• CAL_ACTIVE : ad9144.h, ad9152.h
• CAL_ADDR : ad9144.h, ad9152.h
• CAL_CAP_PRE_OUT_EN_RLMS_A_RLMS98_ADDR : max96792_regs.h
• CAL_CAP_PRE_OUT_EN_RLMS_A_RLMS98_MASK : max96792_regs.h
• CAL_CAP_PRE_OUT_EN_RLMS_A_RLMS98_POS : max96792_regs.h
• CAL_CAP_PRE_OUT_EN_RLMS_B_RLMS98_ADDR : max96792_regs.h
• CAL_CAP_PRE_OUT_EN_RLMS_B_RLMS98_MASK : max96792_regs.h
• CAL_CAP_PRE_OUT_EN_RLMS_B_RLMS98_POS : max96792_regs.h
• CAL_CLKDIV : ad9144.h, ad9152.h
• CAL_CLOCK_DIV_4 : ad9361.h
• CAL_DATA : ad9144.h, ad9152.h
• CAL_DONE : ad6676.h
• CAL_EN : ad9144.h, ad9152.h
• CAL_EN_GL : ad9144.h, ad9152.h
• CAL_ERRHI : ad9144.h, ad9152.h
• CAL_ERRLO : ad9144.h, ad9152.h
• CAL_FIN : ad9144.h, ad9152.h
• CAL_INDX : ad9144.h, ad9152.h
• CAL_LTAC_THRES : ad9144.h, ad9152.h
• CAL_MSB_TAC : ad9144.h, ad9152.h
• CAL_MSBLVLHI : ad9144.h, ad9152.h
• CAL_MSBLVLLO : ad9144.h, ad9152.h
• CAL_START : ad9144.h, ad9152.h
• CAL_START_GL : ad9144.h, ad9152.h
• CAL_TAC_THRES : ad9144.h, ad9152.h
• CAL_TXDACBYDAC : ad9144.h, ad9152.h
• CAL_UPDATE : ad9144.h, ad9152.h
• CALC_FRM_LEN_H_FSYNC_FSYNC_20_ADDR : max96792_regs.h
• CALC_FRM_LEN_H_FSYNC_FSYNC_20_MASK : max96792_regs.h
• CALC_FRM_LEN_H_FSYNC_FSYNC_20_POS : max96792_regs.h
• CALC_FRM_LEN_L_FSYNC_FSYNC_18_ADDR : max96792_regs.h
• CALC_FRM_LEN_L_FSYNC_FSYNC_18_MASK : max96792_regs.h
• CALC_FRM_LEN_L_FSYNC_FSYNC_18_POS : max96792_regs.h
• CALC_FRM_LEN_M_FSYNC_FSYNC_19_ADDR : max96792_regs.h
• CALC_FRM_LEN_M_FSYNC_FSYNC_19_MASK : max96792_regs.h
• CALC_FRM_LEN_M_FSYNC_FSYNC_19_POS : max96792_regs.h
• CALI_MSK : ad5293.h
• CALI_NORMAL : ad5293.h
• CALI_PERFORMANCE : ad5293.h
• CALIB_TABLE_GAIN_DIFFERROR_WORD : ad9361.h
• CALIB_TABLE_GAIN_ERROR : ad9361.h
• CALIB_TABLE_SELECT : ad9361.h
• CALIBRATION_CONFIG2_DFLT : ad9361.h
• calibration_mode_t : ad5293.h
• CALIBRATION_SEQUENCE_STATE : ad9361.h
• call_management_descriptor : maxim_usb_uart_descriptors.h
• CALPLL_LOCK : t_mykonos.h
• CAP_PRE_OUT_RLMS_RLMS_A_RLMS8C_ADDR : max96792_regs.h
• CAP_PRE_OUT_RLMS_RLMS_A_RLMS8C_MASK : max96792_regs.h
• CAP_PRE_OUT_RLMS_RLMS_A_RLMS8C_POS : max96792_regs.h
• CAP_PRE_OUT_RLMS_RLMS_B_RLMS8C_ADDR : max96792_regs.h
• CAP_PRE_OUT_RLMS_RLMS_B_RLMS8C_MASK : max96792_regs.h
• CAP_PRE_OUT_RLMS_RLMS_B_RLMS8C_POS : max96792_regs.h
• CAPACITOR : ad9361.h
• car_is_charging() : state_machine.c, state_machine.h
• CC : ad9361.h
• CC_CRC_EN_DEV_REG4_ADDR : max96793_regs.h
• CC_CRC_EN_DEV_REG4_MASK : max96793_regs.h
• CC_CRC_EN_DEV_REG4_POS : max96793_regs.h
• CC_CRC_EN_FUNC_SAFE_I2C_UART_CRC7_ADDR : max96792_regs.h
• CC_CRC_EN_FUNC_SAFE_I2C_UART_CRC7_MASK : max96792_regs.h
• CC_CRC_EN_FUNC_SAFE_I2C_UART_CRC7_POS : max96792_regs.h
• CC_CRC_MSGCNTR_OVR_DEV_REG4_ADDR : max96793_regs.h
• CC_CRC_MSGCNTR_OVR_DEV_REG4_MASK : max96793_regs.h
• CC_CRC_MSGCNTR_OVR_DEV_REG4_POS : max96793_regs.h
• CC_CRC_MSGCNTR_OVR_FUNC_SAFE_I2C_UART_CRC7_ADDR : max96792_regs.h
• CC_CRC_MSGCNTR_OVR_FUNC_SAFE_I2C_UART_CRC7_MASK : max96792_regs.h
• CC_CRC_MSGCNTR_OVR_FUNC_SAFE_I2C_UART_CRC7_POS : max96792_regs.h
• CC_EXT_I2C_PT_0_ADDR : max96792_regs.h
• CC_EXT_I2C_PT_0_DEFAULT : max96792_regs.h
• CC_EXT_I2C_PT_1_ADDR : max96792_regs.h
• CC_EXT_I2C_PT_1_DEFAULT : max96792_regs.h
• CC_EXT_UART_0_ADDR : max96792_regs.h
• CC_EXT_UART_0_DEFAULT : max96792_regs.h
• CC_EXT_UART_1_ADDR : max96792_regs.h
• CC_EXT_UART_1_DEFAULT : max96792_regs.h
• CC_I2C_0_ADDR : max96792_regs.h, max96793_regs.h
• CC_I2C_0_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_I2C_1_ADDR : max96792_regs.h, max96793_regs.h
• CC_I2C_1_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_I2C_2_ADDR : max96792_regs.h, max96793_regs.h
• CC_I2C_2_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_I2C_3_ADDR : max96792_regs.h, max96793_regs.h
• CC_I2C_3_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_I2C_4_ADDR : max96792_regs.h, max96793_regs.h
• CC_I2C_4_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_I2C_5_ADDR : max96792_regs.h, max96793_regs.h
• CC_I2C_5_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_I2C_7_ADDR : max96792_regs.h
• CC_I2C_7_DEFAULT : max96792_regs.h
• CC_I2C_PT_0_ADDR : max96792_regs.h, max96793_regs.h
• CC_I2C_PT_0_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_I2C_PT_1_ADDR : max96792_regs.h, max96793_regs.h
• CC_I2C_PT_1_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_I2C_PT_2_ADDR : max96792_regs.h
• CC_I2C_PT_2_DEFAULT : max96792_regs.h
• CC_MSGCNTR_EN_DEV_REG4_ADDR : max96793_regs.h
• CC_MSGCNTR_EN_DEV_REG4_MASK : max96793_regs.h
• CC_MSGCNTR_EN_DEV_REG4_POS : max96793_regs.h
• CC_MSGCNTR_EN_FUNC_SAFE_I2C_UART_CRC7_ADDR : max96792_regs.h
• CC_MSGCNTR_EN_FUNC_SAFE_I2C_UART_CRC7_MASK : max96792_regs.h
• CC_MSGCNTR_EN_FUNC_SAFE_I2C_UART_CRC7_POS : max96792_regs.h
• CC_UART_0_ADDR : max96792_regs.h, max96793_regs.h
• CC_UART_0_DEFAULT : max96792_regs.h, max96793_regs.h
• CC_UART_1_ADDR : max96792_regs.h
• CC_UART_1_DEFAULT : max96792_regs.h
• CC_UART_2_ADDR : max96792_regs.h
• CC_UART_2_DEFAULT : max96792_regs.h
• CC_UART_PT_0_ADDR : max96792_regs.h, max96793_regs.h
• CC_UART_PT_0_DEFAULT : max96792_regs.h, max96793_regs.h
• cdcacm_func_desc : maxim_usb_uart_descriptors.h
• CEC_AllocateLogAddr() : wrapper.c, wrapper.h
• CEC_Enable() : wrapper.c, wrapper.h
• CEC_EVENT_LOG_ADDR_ALLOC : wrapper.h
• CEC_EVENT_LOG_ADDR_LIST : wrapper.h
• CEC_EVENT_RX_MSG : wrapper.h
• CEC_EVENT_RX_MSG_RESPOND : wrapper.h
• CEC_EVENT_TX_ARB_LOST : wrapper.h
• CEC_EVENT_TX_DONE : wrapper.h
• CEC_EVENT_TX_TIMEOUT : wrapper.h
• CEC_Isr() : wrapper.c, wrapper.h
• CEC_MAX_MSG_SIZE : wrapper.h
• Cec_Notification() : wrapper.c
• CEC_OP_GET_LOG_ADDR_LIST : wrapper.h
• CEC_OP_LOG_ADDR_ALLOC : wrapper.h
• CEC_OP_NONE : wrapper.h
• cec_operations : wrapper.h
• CEC_ResendLastMessage() : wrapper.c, wrapper.h
• CEC_Reset() : wrapper.c, wrapper.h
• CEC_RETRY_COUNT : wrapper.h
• CEC_RX_BUFFER1 : wrapper.h
• CEC_RX_BUFFER2 : wrapper.h
• CEC_RX_BUFFER3 : wrapper.h
• CEC_SendMessage() : wrapper.c, wrapper.h
• CEC_SendMessageOut() : wrapper.c, wrapper.h
• CEC_SetLogicalAddr() : wrapper.c, wrapper.h
• cec_status : wrapper.c
• CEC_TRIPLE_NUMBER : wrapper.h
• CEC_TX_BUF_LEN : wrapper.h
• CEC_TX_STATE_BUSY : wrapper.h
• CEC_TX_STATE_DONE : wrapper.h
• cec_tx_state_machine : wrapper.h
• CecCurrOper : wrapper.c
• CecRetryCount : wrapper.c
• CecRxMessage : wrapper.c
• CecTxState : wrapper.c
• CEIL : adf4153.c
• CENTI : no_os_units.h
• CF : ad9144.h, ad9152.h
• CF_APA : ade7953.h
• CF_APA_APB : ade7953.h
• CF_APPA : ade7953.h
• CF_APPB : ade7953.h
• CF_BPB : ade7953.h
• CF_DATA_MONITOR_PN_ERR : ad9467_fmc.c
• CF_DATA_MONITOR_PN_OVER_RNG : ad9467_fmc.c
• CF_DATA_MONITOR_PN_SYNC : ad9467_fmc.c
• CF_DEFAULT : ad9208_jesd_api.c, ad917x_jesd_api.c
• CF_IRMSA : ade7953.h
• CF_IRMSA_IRMSB : ade7953.h
• CF_IRMSB : ade7953.h
• CF_RD : ad9144.h, ad9152.h
• CF_REG_DATA_MONITOR : ad9467_fmc.c
• CF_REG_DELAY_CTRL : ad9467_fmc.c
• CF_REG_DELAY_STATUS : ad9467_fmc.c
• CF_RPA : ade7953.h
• CF_RPB : ade7953.h
• CFA_BASEADDR : cf_hdmi.h
• CFG_BLOCK_DEV_REG0_ADDR : max96792_regs.h, max96793_regs.h
• CFG_BLOCK_DEV_REG0_MASK : max96792_regs.h, max96793_regs.h
• CFG_BLOCK_DEV_REG0_POS : max96792_regs.h, max96793_regs.h
• CFGC_B_CC_ARQ0_ADDR : max96792_regs.h
• CFGC_B_CC_ARQ0_DEFAULT : max96792_regs.h
• CFGC_B_CC_ARQ1_ADDR : max96792_regs.h
• CFGC_B_CC_ARQ1_DEFAULT : max96792_regs.h
• CFGC_B_CC_ARQ2_ADDR : max96792_regs.h
• CFGC_B_CC_ARQ2_DEFAULT : max96792_regs.h
• CFGC_B_CC_TR0_ADDR : max96792_regs.h
• CFGC_B_CC_TR0_DEFAULT : max96792_regs.h
• CFGC_B_CC_TR1_ADDR : max96792_regs.h
• CFGC_B_CC_TR1_DEFAULT : max96792_regs.h
• CFGC_B_CC_TR3_ADDR : max96792_regs.h
• CFGC_B_CC_TR3_DEFAULT : max96792_regs.h
• CFGC_B_CC_TR4_ADDR : max96792_regs.h
• CFGC_B_CC_TR4_DEFAULT : max96792_regs.h
• CFGC_B_IIC_X_ARQ0_ADDR : max96792_regs.h
• CFGC_B_IIC_X_ARQ0_DEFAULT : max96792_regs.h
• CFGC_B_IIC_X_ARQ1_ADDR : max96792_regs.h
• CFGC_B_IIC_X_ARQ1_DEFAULT : max96792_regs.h
• CFGC_B_IIC_X_ARQ2_ADDR : max96792_regs.h
• CFGC_B_IIC_X_ARQ2_DEFAULT : max96792_regs.h
• CFGC_B_IIC_X_TR0_ADDR : max96792_regs.h
• CFGC_B_IIC_X_TR0_DEFAULT : max96792_regs.h
• CFGC_B_IIC_X_TR1_ADDR : max96792_regs.h
• CFGC_B_IIC_X_TR1_DEFAULT : max96792_regs.h
• CFGC_B_IIC_X_TR3_ADDR : max96792_regs.h
• CFGC_B_IIC_X_TR3_DEFAULT : max96792_regs.h
• CFGC_B_IIC_X_TR4_ADDR : max96792_regs.h
• CFGC_B_IIC_X_TR4_DEFAULT : max96792_regs.h
• CFGC_B_IIC_Y_ARQ0_ADDR : max96792_regs.h
• CFGC_B_IIC_Y_ARQ0_DEFAULT : max96792_regs.h
• CFGC_B_IIC_Y_ARQ1_ADDR : max96792_regs.h
• CFGC_B_IIC_Y_ARQ1_DEFAULT : max96792_regs.h
• CFGC_B_IIC_Y_ARQ2_ADDR : max96792_regs.h
• CFGC_B_IIC_Y_ARQ2_DEFAULT : max96792_regs.h
• CFGC_B_IIC_Y_TR0_ADDR : max96792_regs.h
• CFGC_B_IIC_Y_TR0_DEFAULT : max96792_regs.h
• CFGC_B_IIC_Y_TR1_ADDR : max96792_regs.h
• CFGC_B_IIC_Y_TR1_DEFAULT : max96792_regs.h
• CFGC_B_IIC_Y_TR3_ADDR : max96792_regs.h
• CFGC_B_IIC_Y_TR3_DEFAULT : max96792_regs.h
• CFGC_B_IIC_Y_TR4_ADDR : max96792_regs.h
• CFGC_B_IIC_Y_TR4_DEFAULT : max96792_regs.h
• CFGC_CC_ARQ0_ADDR : max96792_regs.h
• CFGC_CC_ARQ0_DEFAULT : max96792_regs.h
• CFGC_CC_ARQ1_ADDR : max96792_regs.h
• CFGC_CC_ARQ1_DEFAULT : max96792_regs.h
• CFGC_CC_ARQ2_ADDR : max96792_regs.h
• CFGC_CC_ARQ2_DEFAULT : max96792_regs.h
• CFGC_CC_TR0_ADDR : max96792_regs.h
• CFGC_CC_TR0_DEFAULT : max96792_regs.h
• CFGC_CC_TR1_ADDR : max96792_regs.h
• CFGC_CC_TR1_DEFAULT : max96792_regs.h
• CFGC_CC_TR3_ADDR : max96792_regs.h
• CFGC_CC_TR3_DEFAULT : max96792_regs.h
• CFGC_CC_TR4_ADDR : max96792_regs.h
• CFGC_CC_TR4_DEFAULT : max96792_regs.h
• CFGC_IIC_X_ARQ0_ADDR : max96792_regs.h
• CFGC_IIC_X_ARQ0_DEFAULT : max96792_regs.h
• CFGC_IIC_X_ARQ1_ADDR : max96792_regs.h
• CFGC_IIC_X_ARQ1_DEFAULT : max96792_regs.h
• CFGC_IIC_X_ARQ2_ADDR : max96792_regs.h
• CFGC_IIC_X_ARQ2_DEFAULT : max96792_regs.h
• CFGC_IIC_X_TR0_ADDR : max96792_regs.h
• CFGC_IIC_X_TR0_DEFAULT : max96792_regs.h
• CFGC_IIC_X_TR1_ADDR : max96792_regs.h
• CFGC_IIC_X_TR1_DEFAULT : max96792_regs.h
• CFGC_IIC_X_TR3_ADDR : max96792_regs.h
• CFGC_IIC_X_TR3_DEFAULT : max96792_regs.h
• CFGC_IIC_X_TR4_ADDR : max96792_regs.h
• CFGC_IIC_X_TR4_DEFAULT : max96792_regs.h
• CFGC_IIC_Y_ARQ0_ADDR : max96792_regs.h
• CFGC_IIC_Y_ARQ0_DEFAULT : max96792_regs.h
• CFGC_IIC_Y_ARQ1_ADDR : max96792_regs.h
• CFGC_IIC_Y_ARQ1_DEFAULT : max96792_regs.h
• CFGC_IIC_Y_ARQ2_ADDR : max96792_regs.h
• CFGC_IIC_Y_ARQ2_DEFAULT : max96792_regs.h
• CFGC_IIC_Y_TR0_ADDR : max96792_regs.h
• CFGC_IIC_Y_TR0_DEFAULT : max96792_regs.h
• CFGC_IIC_Y_TR1_ADDR : max96792_regs.h
• CFGC_IIC_Y_TR1_DEFAULT : max96792_regs.h
• CFGC_IIC_Y_TR3_ADDR : max96792_regs.h
• CFGC_IIC_Y_TR3_DEFAULT : max96792_regs.h
• CFGC_IIC_Y_TR4_ADDR : max96792_regs.h
• CFGC_IIC_Y_TR4_DEFAULT : max96792_regs.h
• CFGH_B_VIDEO_U_RX0_ADDR : max96792_regs.h
• CFGH_B_VIDEO_U_RX0_DEFAULT : max96792_regs.h
• CFGH_B_VIDEO_X_RX0_ADDR : max96792_regs.h
• CFGH_B_VIDEO_X_RX0_DEFAULT : max96792_regs.h
• CFGH_B_VIDEO_Y_RX0_ADDR : max96792_regs.h
• CFGH_B_VIDEO_Y_RX0_DEFAULT : max96792_regs.h
• CFGH_B_VIDEO_Z_RX0_ADDR : max96792_regs.h
• CFGH_B_VIDEO_Z_RX0_DEFAULT : max96792_regs.h
• CFGH_VIDEO_U_RX0_ADDR : max96792_regs.h
• CFGH_VIDEO_U_RX0_DEFAULT : max96792_regs.h
• CFGH_VIDEO_X_RX0_ADDR : max96792_regs.h
• CFGH_VIDEO_X_RX0_DEFAULT : max96792_regs.h
• CFGH_VIDEO_Y_RX0_ADDR : max96792_regs.h
• CFGH_VIDEO_Y_RX0_DEFAULT : max96792_regs.h
• CFGH_VIDEO_Z_RX0_ADDR : max96792_regs.h
• CFGH_VIDEO_Z_RX0_DEFAULT : max96792_regs.h
• CFGI_B_INFOFR_TR0_ADDR : max96792_regs.h
• CFGI_B_INFOFR_TR0_DEFAULT : max96792_regs.h
• CFGI_B_INFOFR_TR1_ADDR : max96792_regs.h
• CFGI_B_INFOFR_TR1_DEFAULT : max96792_regs.h
• CFGI_B_INFOFR_TR3_ADDR : max96792_regs.h
• CFGI_B_INFOFR_TR3_DEFAULT : max96792_regs.h
• CFGI_B_INFOFR_TR4_ADDR : max96792_regs.h
• CFGI_B_INFOFR_TR4_DEFAULT : max96792_regs.h
• CFGI_INFOFR_TR0_ADDR : max96792_regs.h, max96793_regs.h
• CFGI_INFOFR_TR0_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGI_INFOFR_TR1_ADDR : max96792_regs.h
• CFGI_INFOFR_TR1_DEFAULT : max96792_regs.h
• CFGI_INFOFR_TR3_ADDR : max96792_regs.h, max96793_regs.h
• CFGI_INFOFR_TR3_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGI_INFOFR_TR4_ADDR : max96792_regs.h, max96793_regs.h
• CFGI_INFOFR_TR4_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_B_GPIO_ARQ0_ADDR : max96792_regs.h
• CFGL_B_GPIO_ARQ0_DEFAULT : max96792_regs.h
• CFGL_B_GPIO_ARQ1_ADDR : max96792_regs.h
• CFGL_B_GPIO_ARQ1_DEFAULT : max96792_regs.h
• CFGL_B_GPIO_ARQ2_ADDR : max96792_regs.h
• CFGL_B_GPIO_ARQ2_DEFAULT : max96792_regs.h
• CFGL_B_GPIO_TR0_ADDR : max96792_regs.h
• CFGL_B_GPIO_TR0_DEFAULT : max96792_regs.h
• CFGL_B_GPIO_TR1_ADDR : max96792_regs.h
• CFGL_B_GPIO_TR1_DEFAULT : max96792_regs.h
• CFGL_B_GPIO_TR3_ADDR : max96792_regs.h
• CFGL_B_GPIO_TR3_DEFAULT : max96792_regs.h
• CFGL_B_GPIO_TR4_ADDR : max96792_regs.h
• CFGL_B_GPIO_TR4_DEFAULT : max96792_regs.h
• CFGL_GPIO_ARQ0_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_ARQ0_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_ARQ1_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_ARQ1_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_ARQ2_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_ARQ2_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_ARQ2_MASK : max96793_regs.h
• CFGL_GPIO_TR0_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_TR0_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_TR1_ADDR : max96792_regs.h
• CFGL_GPIO_TR1_DEFAULT : max96792_regs.h
• CFGL_GPIO_TR3_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_TR3_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_TR4_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_GPIO_TR4_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_IIC_X_ARQ0_ADDR : max96793_regs.h
• CFGL_IIC_X_ARQ0_DEFAULT : max96793_regs.h
• CFGL_IIC_X_ARQ1_ADDR : max96793_regs.h
• CFGL_IIC_X_ARQ1_DEFAULT : max96793_regs.h
• CFGL_IIC_X_ARQ2_ADDR : max96793_regs.h
• CFGL_IIC_X_ARQ2_DEFAULT : max96793_regs.h
• CFGL_IIC_X_ARQ2_MASK : max96793_regs.h
• CFGL_IIC_X_TR0_ADDR : max96793_regs.h
• CFGL_IIC_X_TR0_DEFAULT : max96793_regs.h
• CFGL_IIC_X_TR3_ADDR : max96793_regs.h
• CFGL_IIC_X_TR3_DEFAULT : max96793_regs.h
• CFGL_IIC_X_TR4_ADDR : max96793_regs.h
• CFGL_IIC_X_TR4_DEFAULT : max96793_regs.h
• CFGL_IIC_Y_ARQ0_ADDR : max96793_regs.h
• CFGL_IIC_Y_ARQ0_DEFAULT : max96793_regs.h
• CFGL_IIC_Y_ARQ1_ADDR : max96793_regs.h
• CFGL_IIC_Y_ARQ1_DEFAULT : max96793_regs.h
• CFGL_IIC_Y_ARQ2_ADDR : max96793_regs.h
• CFGL_IIC_Y_ARQ2_DEFAULT : max96793_regs.h
• CFGL_IIC_Y_ARQ2_MASK : max96793_regs.h
• CFGL_IIC_Y_TR0_ADDR : max96793_regs.h
• CFGL_IIC_Y_TR0_DEFAULT : max96793_regs.h
• CFGL_IIC_Y_TR3_ADDR : max96793_regs.h
• CFGL_IIC_Y_TR3_DEFAULT : max96793_regs.h
• CFGL_IIC_Y_TR4_ADDR : max96793_regs.h
• CFGL_IIC_Y_TR4_DEFAULT : max96793_regs.h
• CFGL_SPI_ARQ0_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_SPI_ARQ0_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_SPI_ARQ1_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_SPI_ARQ1_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_SPI_ARQ2_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_SPI_ARQ2_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_SPI_ARQ2_MASK : max96793_regs.h
• CFGL_SPI_TR0_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_SPI_TR0_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_SPI_TR1_ADDR : max96792_regs.h
• CFGL_SPI_TR1_DEFAULT : max96792_regs.h
• CFGL_SPI_TR3_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_SPI_TR3_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGL_SPI_TR4_ADDR : max96792_regs.h, max96793_regs.h
• CFGL_SPI_TR4_DEFAULT : max96792_regs.h, max96793_regs.h
• CFGV_VIDEO_Z_TX0_ADDR : max96793_regs.h
• CFGV_VIDEO_Z_TX0_DEFAULT : max96793_regs.h
• CFGV_VIDEO_Z_TX3_ADDR : max96793_regs.h
• CFGV_VIDEO_Z_TX3_DEFAULT : max96793_regs.h
• CFV_BASEADDR : cf_hdmi.h
• CH0 : ad713x.h, iio_ad413x.c
• CH0_HI_LIMIT_IE_AFE_ADC_INTRIE1_ADDR : max96793_regs.h
• CH0_HI_LIMIT_IE_AFE_ADC_INTRIE1_MASK : max96793_regs.h
• CH0_HI_LIMIT_IE_AFE_ADC_INTRIE1_POS : max96793_regs.h
• CH0_HI_LIMIT_IF_AFE_ADC_INTR1_ADDR : max96793_regs.h
• CH0_HI_LIMIT_IF_AFE_ADC_INTR1_MASK : max96793_regs.h
• CH0_HI_LIMIT_IF_AFE_ADC_INTR1_POS : max96793_regs.h
• CH0_LO_LIMIT_IE_AFE_ADC_INTRIE2_ADDR : max96793_regs.h
• CH0_LO_LIMIT_IE_AFE_ADC_INTRIE2_MASK : max96793_regs.h
• CH0_LO_LIMIT_IE_AFE_ADC_INTRIE2_POS : max96793_regs.h
• CH0_LO_LIMIT_IF_AFE_ADC_INTR2_ADDR : max96793_regs.h
• CH0_LO_LIMIT_IF_AFE_ADC_INTR2_MASK : max96793_regs.h
• CH0_LO_LIMIT_IF_AFE_ADC_INTR2_POS : max96793_regs.h
• CH1 : ad713x.h, iio_ad413x.c
• CH10 : iio_ad413x.c
• CH11 : iio_ad413x.c
• CH12 : iio_ad413x.c
• CH13 : iio_ad413x.c
• CH14 : iio_ad413x.c
• CH15 : iio_ad413x.c
• CH1_HB1 : ad9361.h
• CH1_HB2 : ad9361.h
• CH1_HB3 : ad9361.h
• CH1_HI_LIMIT_IE_AFE_ADC_INTRIE1_ADDR : max96793_regs.h
• CH1_HI_LIMIT_IE_AFE_ADC_INTRIE1_MASK : max96793_regs.h
• CH1_HI_LIMIT_IE_AFE_ADC_INTRIE1_POS : max96793_regs.h
• CH1_HI_LIMIT_IF_AFE_ADC_INTR1_ADDR : max96793_regs.h
• CH1_HI_LIMIT_IF_AFE_ADC_INTR1_MASK : max96793_regs.h
• CH1_HI_LIMIT_IF_AFE_ADC_INTR1_POS : max96793_regs.h
• CH1_LO_LIMIT_IE_AFE_ADC_INTRIE2_ADDR : max96793_regs.h
• CH1_LO_LIMIT_IE_AFE_ADC_INTRIE2_MASK : max96793_regs.h
• CH1_LO_LIMIT_IE_AFE_ADC_INTRIE2_POS : max96793_regs.h
• CH1_LO_LIMIT_IF_AFE_ADC_INTR2_ADDR : max96793_regs.h
• CH1_LO_LIMIT_IF_AFE_ADC_INTR2_MASK : max96793_regs.h
• CH1_LO_LIMIT_IF_AFE_ADC_INTR2_POS : max96793_regs.h
• CH1_QEC : ad9361.h
• CH1_RFIR : ad9361.h
• CH1_TFIR : ad9361.h
• CH2 : ad713x.h, iio_ad413x.c
• CH2_HB1 : ad9361.h
• CH2_HB2 : ad9361.h
• CH2_HB3 : ad9361.h
• CH2_HI_LIMIT_IE_AFE_ADC_INTRIE1_ADDR : max96793_regs.h
• CH2_HI_LIMIT_IE_AFE_ADC_INTRIE1_MASK : max96793_regs.h
• CH2_HI_LIMIT_IE_AFE_ADC_INTRIE1_POS : max96793_regs.h
• CH2_HI_LIMIT_IF_AFE_ADC_INTR1_ADDR : max96793_regs.h
• CH2_HI_LIMIT_IF_AFE_ADC_INTR1_MASK : max96793_regs.h
• CH2_HI_LIMIT_IF_AFE_ADC_INTR1_POS : max96793_regs.h
• CH2_INT3 : ad9361.h
• CH2_LO_LIMIT_IE_AFE_ADC_INTRIE2_ADDR : max96793_regs.h
• CH2_LO_LIMIT_IE_AFE_ADC_INTRIE2_MASK : max96793_regs.h
• CH2_LO_LIMIT_IE_AFE_ADC_INTRIE2_POS : max96793_regs.h
• CH2_LO_LIMIT_IF_AFE_ADC_INTR2_ADDR : max96793_regs.h
• CH2_LO_LIMIT_IF_AFE_ADC_INTR2_MASK : max96793_regs.h
• CH2_LO_LIMIT_IF_AFE_ADC_INTR2_POS : max96793_regs.h
• CH2_QEC : ad9361.h
• CH2_RFIR : ad9361.h
• CH2_TFIR : ad9361.h
• CH3 : ad713x.h, iio_ad413x.c
• CH3_HI_LIMIT_IE_AFE_ADC_INTRIE1_ADDR : max96793_regs.h
• CH3_HI_LIMIT_IE_AFE_ADC_INTRIE1_MASK : max96793_regs.h
• CH3_HI_LIMIT_IE_AFE_ADC_INTRIE1_POS : max96793_regs.h
• CH3_HI_LIMIT_IF_AFE_ADC_INTR1_ADDR : max96793_regs.h
• CH3_HI_LIMIT_IF_AFE_ADC_INTR1_MASK : max96793_regs.h
• CH3_HI_LIMIT_IF_AFE_ADC_INTR1_POS : max96793_regs.h
• CH3_LO_LIMIT_IE_AFE_ADC_INTRIE2_ADDR : max96793_regs.h
• CH3_LO_LIMIT_IE_AFE_ADC_INTRIE2_MASK : max96793_regs.h
• CH3_LO_LIMIT_IE_AFE_ADC_INTRIE2_POS : max96793_regs.h
• CH3_LO_LIMIT_IF_AFE_ADC_INTR2_ADDR : max96793_regs.h
• CH3_LO_LIMIT_IF_AFE_ADC_INTR2_MASK : max96793_regs.h
• CH3_LO_LIMIT_IF_AFE_ADC_INTR2_POS : max96793_regs.h
• CH4 : iio_ad413x.c
• CH4_HI_LIMIT_IE_AFE_ADC_INTRIE1_ADDR : max96793_regs.h
• CH4_HI_LIMIT_IE_AFE_ADC_INTRIE1_MASK : max96793_regs.h
• CH4_HI_LIMIT_IE_AFE_ADC_INTRIE1_POS : max96793_regs.h
• CH4_HI_LIMIT_IF_AFE_ADC_INTR1_ADDR : max96793_regs.h
• CH4_HI_LIMIT_IF_AFE_ADC_INTR1_MASK : max96793_regs.h
• CH4_HI_LIMIT_IF_AFE_ADC_INTR1_POS : max96793_regs.h
• CH4_LO_LIMIT_IE_AFE_ADC_INTRIE2_ADDR : max96793_regs.h
• CH4_LO_LIMIT_IE_AFE_ADC_INTRIE2_MASK : max96793_regs.h
• CH4_LO_LIMIT_IE_AFE_ADC_INTRIE2_POS : max96793_regs.h
• CH4_LO_LIMIT_IF_AFE_ADC_INTR2_ADDR : max96793_regs.h
• CH4_LO_LIMIT_IF_AFE_ADC_INTR2_MASK : max96793_regs.h
• CH4_LO_LIMIT_IF_AFE_ADC_INTR2_POS : max96793_regs.h
• CH5 : iio_ad413x.c
• CH5_HI_LIMIT_IE_AFE_ADC_INTRIE1_ADDR : max96793_regs.h
• CH5_HI_LIMIT_IE_AFE_ADC_INTRIE1_MASK : max96793_regs.h
• CH5_HI_LIMIT_IE_AFE_ADC_INTRIE1_POS : max96793_regs.h
• CH5_HI_LIMIT_IF_AFE_ADC_INTR1_ADDR : max96793_regs.h
• CH5_HI_LIMIT_IF_AFE_ADC_INTR1_MASK : max96793_regs.h
• CH5_HI_LIMIT_IF_AFE_ADC_INTR1_POS : max96793_regs.h
• CH5_LO_LIMIT_IE_AFE_ADC_INTRIE2_ADDR : max96793_regs.h
• CH5_LO_LIMIT_IE_AFE_ADC_INTRIE2_MASK : max96793_regs.h
• CH5_LO_LIMIT_IE_AFE_ADC_INTRIE2_POS : max96793_regs.h
• CH5_LO_LIMIT_IF_AFE_ADC_INTR2_ADDR : max96793_regs.h
• CH5_LO_LIMIT_IF_AFE_ADC_INTR2_MASK : max96793_regs.h
• CH5_LO_LIMIT_IF_AFE_ADC_INTR2_POS : max96793_regs.h
• CH6 : iio_ad413x.c
• CH6_HI_LIMIT_IE_AFE_ADC_INTRIE1_ADDR : max96793_regs.h
• CH6_HI_LIMIT_IE_AFE_ADC_INTRIE1_MASK : max96793_regs.h
• CH6_HI_LIMIT_IE_AFE_ADC_INTRIE1_POS : max96793_regs.h
• CH6_HI_LIMIT_IF_AFE_ADC_INTR1_ADDR : max96793_regs.h
• CH6_HI_LIMIT_IF_AFE_ADC_INTR1_MASK : max96793_regs.h
• CH6_HI_LIMIT_IF_AFE_ADC_INTR1_POS : max96793_regs.h
• CH6_LO_LIMIT_IE_AFE_ADC_INTRIE2_ADDR : max96793_regs.h
• CH6_LO_LIMIT_IE_AFE_ADC_INTRIE2_MASK : max96793_regs.h
• CH6_LO_LIMIT_IE_AFE_ADC_INTRIE2_POS : max96793_regs.h
• CH6_LO_LIMIT_IF_AFE_ADC_INTR2_ADDR : max96793_regs.h
• CH6_LO_LIMIT_IF_AFE_ADC_INTR2_MASK : max96793_regs.h
• CH6_LO_LIMIT_IF_AFE_ADC_INTR2_POS : max96793_regs.h
• CH7 : iio_ad413x.c
• CH7_HI_LIMIT_IE_AFE_ADC_INTRIE1_ADDR : max96793_regs.h
• CH7_HI_LIMIT_IE_AFE_ADC_INTRIE1_MASK : max96793_regs.h
• CH7_HI_LIMIT_IE_AFE_ADC_INTRIE1_POS : max96793_regs.h
• CH7_HI_LIMIT_IF_AFE_ADC_INTR1_ADDR : max96793_regs.h
• CH7_HI_LIMIT_IF_AFE_ADC_INTR1_MASK : max96793_regs.h
• CH7_HI_LIMIT_IF_AFE_ADC_INTR1_POS : max96793_regs.h
• CH7_LO_LIMIT_IE_AFE_ADC_INTRIE2_ADDR : max96793_regs.h
• CH7_LO_LIMIT_IE_AFE_ADC_INTRIE2_MASK : max96793_regs.h
• CH7_LO_LIMIT_IE_AFE_ADC_INTRIE2_POS : max96793_regs.h
• CH7_LO_LIMIT_IF_AFE_ADC_INTR2_ADDR : max96793_regs.h
• CH7_LO_LIMIT_IF_AFE_ADC_INTR2_MASK : max96793_regs.h
• CH7_LO_LIMIT_IF_AFE_ADC_INTR2_POS : max96793_regs.h
• CH8 : iio_ad413x.c
• CH9 : iio_ad413x.c
• CH_0_TO_7 : ad3530r.h
• CH_1_INT3 : ad9361.h
• CH_8_TO_15 : ad3530r.h
• CH_ALTVOLTGE : iio_axi_dac.c
• CH_AVG_MODE : ad713x.h
• CH_INTERPOLATION_MAX : ad917x_jesd_api.c
• CH_MODE_ADC : ad5592r-base.h
• CH_MODE_DAC : ad5592r-base.h
• CH_MODE_DAC_AND_ADC : ad5592r-base.h
• CH_MODE_GPI : ad5592r-base.h
• CH_MODE_GPO : ad5592r-base.h
• CH_MODE_UNUSED : ad5592r-base.h
• CH_OFFSTATE_OUT_HIGH : ad5592r-base.h
• CH_OFFSTATE_OUT_LOW : ad5592r-base.h
• CH_OFFSTATE_OUT_TRISTATE : ad5592r-base.h
• CH_OFFSTATE_PULLDOWN : ad5592r-base.h
• CH_SEL0_AFE_ADC_LIMIT0_3_ADDR : max96793_regs.h
• CH_SEL0_AFE_ADC_LIMIT0_3_MASK : max96793_regs.h
• CH_SEL0_AFE_ADC_LIMIT0_3_POS : max96793_regs.h
• CH_SEL1_AFE_ADC_LIMIT1_3_ADDR : max96793_regs.h
• CH_SEL1_AFE_ADC_LIMIT1_3_MASK : max96793_regs.h
• CH_SEL1_AFE_ADC_LIMIT1_3_POS : max96793_regs.h
• CH_SEL2_AFE_ADC_LIMIT2_3_ADDR : max96793_regs.h
• CH_SEL2_AFE_ADC_LIMIT2_3_MASK : max96793_regs.h
• CH_SEL2_AFE_ADC_LIMIT2_3_POS : max96793_regs.h
• CH_SEL3_AFE_ADC_LIMIT3_3_ADDR : max96793_regs.h
• CH_SEL3_AFE_ADC_LIMIT3_3_MASK : max96793_regs.h
• CH_SEL3_AFE_ADC_LIMIT3_3_POS : max96793_regs.h
• CH_SEL4_AFE_ADC_LIMIT4_3_ADDR : max96793_regs.h
• CH_SEL4_AFE_ADC_LIMIT4_3_MASK : max96793_regs.h
• CH_SEL4_AFE_ADC_LIMIT4_3_POS : max96793_regs.h
• CH_SEL5_AFE_ADC_LIMIT5_3_ADDR : max96793_regs.h
• CH_SEL5_AFE_ADC_LIMIT5_3_MASK : max96793_regs.h
• CH_SEL5_AFE_ADC_LIMIT5_3_POS : max96793_regs.h
• CH_SEL6_AFE_ADC_LIMIT6_3_ADDR : max96793_regs.h
• CH_SEL6_AFE_ADC_LIMIT6_3_MASK : max96793_regs.h
• CH_SEL6_AFE_ADC_LIMIT6_3_POS : max96793_regs.h
• CH_SEL7_AFE_ADC_LIMIT7_3_ADDR : max96793_regs.h
• CH_SEL7_AFE_ADC_LIMIT7_3_MASK : max96793_regs.h
• CH_SEL7_AFE_ADC_LIMIT7_3_POS : max96793_regs.h
• ch_type : iio_axi_dac.c
• CH_VOLTGE : iio_axi_dac.c
• CHAN_ADC_MODE : iio_ad405x.c
• CHAN_ANGLE : iio_pqm.h
• CHAN_BURST_AVERAGING_MODE : iio_ad405x.c
• CHAN_EVENT_COUNT : iio_pqm.h
• CHAN_EVENT_DELTA_U_MAX : iio_pqm.h
• CHAN_EVENT_DELTA_U_SS : iio_pqm.h
• CHAN_EVENT_DURATION_IN_CYCL : iio_pqm.h
• CHAN_EVENT_END_TIME : iio_pqm.h
• CHAN_EVENT_MAX_MAG : iio_pqm.h
• CHAN_EVENT_MIN_MAG : iio_pqm.h
• CHAN_EVENT_START_TIME : iio_pqm.h
• CHAN_HARMONICS : iio_pqm.h
• CHAN_INTER_HARMONICS : iio_pqm.h
• CHAN_OFFSET : iio_pqm.h
• CHAN_RAW : iio_pqm.h
• CHAN_RMS : iio_pqm.h
• CHAN_SCALE : iio_pqm.h
• CHAN_THD : iio_pqm.h
• CHAN_VOLTAGE_MAGNITUDE1012 : iio_pqm.h
• CHAN_VOLTAGE_MAX_MAGNITUDE : iio_pqm.h
• CHAN_VOLTAGE_OVER_DEV : iio_pqm.h
• CHAN_VOLTAGE_PINST : iio_pqm.h
• CHAN_VOLTAGE_PLT : iio_pqm.h
• CHAN_VOLTAGE_PST : iio_pqm.h
• CHAN_VOLTAGE_UNDER_DEV : iio_pqm.h
• CHAN_X : iio_adxl313.c
• chan_x : iio_adxl355.c
• CHAN_Y : iio_adxl313.c
• chan_y : iio_adxl355.c
• CHAN_Z : iio_adxl313.c
• chan_z : iio_adxl355.c
• CHANNEL : ad9361.h
• CHANNEL_COUNT : iio_ltc7841.h
• CHANNEL_DIV : t_ad9528.h
• CHANNEL_GAIN : ad917x_reg.h
• CHANNEL_GAIN0 : ad917x_reg.h
• CHANNEL_GAIN1 : ad917x_reg.h
• channel_type : iio_ad74413r.c
• CHAR : wrapper.h
• CHARGE_PUMP_CURRENT : ad9361.h
• CHARGE_PUMP_OFFSET : ad9361.h
• charger_state_e : state_machine.h
• CHECK_CRC_FUNC_SAFE_REGCRC0_ADDR : max96792_regs.h, max96793_regs.h
• CHECK_CRC_FUNC_SAFE_REGCRC0_MASK : max96792_regs.h, max96793_regs.h
• CHECK_CRC_FUNC_SAFE_REGCRC0_POS : max96792_regs.h, max96793_regs.h
• CHECKERBOARD : ad9467_fmc.c
• CHECKSUM_MODE : ad9144.h, ad9152.h
• CHHILIMIT_H0_AFE_ADC_LIMIT0_2_ADDR : max96793_regs.h
• CHHILIMIT_H0_AFE_ADC_LIMIT0_2_MASK : max96793_regs.h
• CHHILIMIT_H0_AFE_ADC_LIMIT0_2_POS : max96793_regs.h
• CHHILIMIT_H1_AFE_ADC_LIMIT1_2_ADDR : max96793_regs.h
• CHHILIMIT_H1_AFE_ADC_LIMIT1_2_MASK : max96793_regs.h
• CHHILIMIT_H1_AFE_ADC_LIMIT1_2_POS : max96793_regs.h
• CHHILIMIT_H2_AFE_ADC_LIMIT2_2_ADDR : max96793_regs.h
• CHHILIMIT_H2_AFE_ADC_LIMIT2_2_MASK : max96793_regs.h
• CHHILIMIT_H2_AFE_ADC_LIMIT2_2_POS : max96793_regs.h
• CHHILIMIT_H3_AFE_ADC_LIMIT3_2_ADDR : max96793_regs.h
• CHHILIMIT_H3_AFE_ADC_LIMIT3_2_MASK : max96793_regs.h
• CHHILIMIT_H3_AFE_ADC_LIMIT3_2_POS : max96793_regs.h
• CHHILIMIT_H4_AFE_ADC_LIMIT4_2_ADDR : max96793_regs.h
• CHHILIMIT_H4_AFE_ADC_LIMIT4_2_MASK : max96793_regs.h
• CHHILIMIT_H4_AFE_ADC_LIMIT4_2_POS : max96793_regs.h
• CHHILIMIT_H5_AFE_ADC_LIMIT5_2_ADDR : max96793_regs.h
• CHHILIMIT_H5_AFE_ADC_LIMIT5_2_MASK : max96793_regs.h
• CHHILIMIT_H5_AFE_ADC_LIMIT5_2_POS : max96793_regs.h
• CHHILIMIT_H6_AFE_ADC_LIMIT6_2_ADDR : max96793_regs.h
• CHHILIMIT_H6_AFE_ADC_LIMIT6_2_MASK : max96793_regs.h
• CHHILIMIT_H6_AFE_ADC_LIMIT6_2_POS : max96793_regs.h
• CHHILIMIT_H7_AFE_ADC_LIMIT7_2_ADDR : max96793_regs.h
• CHHILIMIT_H7_AFE_ADC_LIMIT7_2_MASK : max96793_regs.h
• CHHILIMIT_H7_AFE_ADC_LIMIT7_2_POS : max96793_regs.h
• CHHILIMIT_L0_AFE_ADC_LIMIT0_1_ADDR : max96793_regs.h
• CHHILIMIT_L0_AFE_ADC_LIMIT0_1_MASK : max96793_regs.h
• CHHILIMIT_L0_AFE_ADC_LIMIT0_1_POS : max96793_regs.h
• CHHILIMIT_L1_AFE_ADC_LIMIT1_1_ADDR : max96793_regs.h
• CHHILIMIT_L1_AFE_ADC_LIMIT1_1_MASK : max96793_regs.h
• CHHILIMIT_L1_AFE_ADC_LIMIT1_1_POS : max96793_regs.h
• CHHILIMIT_L2_AFE_ADC_LIMIT2_1_ADDR : max96793_regs.h
• CHHILIMIT_L2_AFE_ADC_LIMIT2_1_MASK : max96793_regs.h
• CHHILIMIT_L2_AFE_ADC_LIMIT2_1_POS : max96793_regs.h
• CHHILIMIT_L3_AFE_ADC_LIMIT3_1_ADDR : max96793_regs.h
• CHHILIMIT_L3_AFE_ADC_LIMIT3_1_MASK : max96793_regs.h
• CHHILIMIT_L3_AFE_ADC_LIMIT3_1_POS : max96793_regs.h
• CHHILIMIT_L4_AFE_ADC_LIMIT4_1_ADDR : max96793_regs.h
• CHHILIMIT_L4_AFE_ADC_LIMIT4_1_MASK : max96793_regs.h
• CHHILIMIT_L4_AFE_ADC_LIMIT4_1_POS : max96793_regs.h
• CHHILIMIT_L5_AFE_ADC_LIMIT5_1_ADDR : max96793_regs.h
• CHHILIMIT_L5_AFE_ADC_LIMIT5_1_MASK : max96793_regs.h
• CHHILIMIT_L5_AFE_ADC_LIMIT5_1_POS : max96793_regs.h
• CHHILIMIT_L6_AFE_ADC_LIMIT6_1_ADDR : max96793_regs.h
• CHHILIMIT_L6_AFE_ADC_LIMIT6_1_MASK : max96793_regs.h
• CHHILIMIT_L6_AFE_ADC_LIMIT6_1_POS : max96793_regs.h
• CHHILIMIT_L7_AFE_ADC_LIMIT7_1_ADDR : max96793_regs.h
• CHHILIMIT_L7_AFE_ADC_LIMIT7_1_MASK : max96793_regs.h
• CHHILIMIT_L7_AFE_ADC_LIMIT7_1_POS : max96793_regs.h
• chibios_gpio_direction_input() : chibios_gpio.c
• chibios_gpio_direction_output() : chibios_gpio.c
• chibios_gpio_get() : chibios_gpio.c
• chibios_gpio_get_direction() : chibios_gpio.c
• chibios_gpio_get_optional() : chibios_gpio.c
• chibios_gpio_get_value() : chibios_gpio.c
• chibios_gpio_ops : chibios_gpio.c, chibios_gpio.h
• chibios_gpio_remove() : chibios_gpio.c
• chibios_gpio_set_value() : chibios_gpio.c
• chibios_i2c_init() : chibios_i2c.c
• chibios_i2c_ops : chibios_i2c.c, chibios_i2c.h
• chibios_i2c_read() : chibios_i2c.c
• chibios_i2c_remove() : chibios_i2c.c
• chibios_i2c_write() : chibios_i2c.c
• chibios_spi_init() : chibios_spi.c
• chibios_spi_ops : chibios_spi.c, chibios_spi.h
• chibios_spi_remove() : chibios_spi.c
• chibios_spi_write_and_read() : chibios_spi.c
• chibios_uart_ops : chibios_uart.c, chibios_uart.h
• chip_id : ad9172.h
• CHIP_ID0_AD6676 : ad6676.h
• CHIP_ID1_AD6676 : ad6676.h
• chip_info : max538x.c, max538x.h, adf4106.c, adt7420.c, adt7420.h
• CHIPID_AD9081 : ad9081.c
• CHIPID_AD9082 : ad9081.c
• CHIPID_AD9083 : ad9083.c
• CHIPID_AD9171 : ad9172.h
• CHIPID_AD9172 : ad9172.h
• CHIPID_AD9173 : ad9172.h
• CHIPID_AD9174 : ad9172.h
• CHIPID_AD9175 : ad9172.h
• CHIPID_AD9176 : ad9172.h
• CHIPID_MASK : ad9081.c, ad9083.c
• CHKR_A_H_VTX_Z_VTX33_ADDR : max96793_regs.h
• CHKR_A_H_VTX_Z_VTX33_MASK : max96793_regs.h
• CHKR_A_H_VTX_Z_VTX33_POS : max96793_regs.h
• CHKR_A_L_VTX_Z_VTX31_ADDR : max96793_regs.h
• CHKR_A_L_VTX_Z_VTX31_MASK : max96793_regs.h
• CHKR_A_L_VTX_Z_VTX31_POS : max96793_regs.h
• CHKR_A_M_VTX_Z_VTX32_ADDR : max96793_regs.h
• CHKR_A_M_VTX_Z_VTX32_MASK : max96793_regs.h
• CHKR_A_M_VTX_Z_VTX32_POS : max96793_regs.h
• CHKR_ALT_VRX_PATGEN_0_CHKR_ALT_ADDR : max96792_regs.h
• CHKR_ALT_VRX_PATGEN_0_CHKR_ALT_MASK : max96792_regs.h
• CHKR_ALT_VRX_PATGEN_0_CHKR_ALT_POS : max96792_regs.h
• CHKR_ALT_VTX_Z_VTX39_ADDR : max96793_regs.h
• CHKR_ALT_VTX_Z_VTX39_MASK : max96793_regs.h
• CHKR_ALT_VTX_Z_VTX39_POS : max96793_regs.h
• CHKR_B_H_VTX_Z_VTX36_ADDR : max96793_regs.h
• CHKR_B_H_VTX_Z_VTX36_MASK : max96793_regs.h
• CHKR_B_H_VTX_Z_VTX36_POS : max96793_regs.h
• CHKR_B_L_VTX_Z_VTX34_ADDR : max96793_regs.h
• CHKR_B_L_VTX_Z_VTX34_MASK : max96793_regs.h
• CHKR_B_L_VTX_Z_VTX34_POS : max96793_regs.h
• CHKR_B_M_VTX_Z_VTX35_ADDR : max96793_regs.h
• CHKR_B_M_VTX_Z_VTX35_MASK : max96793_regs.h
• CHKR_B_M_VTX_Z_VTX35_POS : max96793_regs.h
• CHKR_COLOR_A_H_VRX_PATGEN_0_CHKR_COLOR_A_H_ADDR : max96792_regs.h
• CHKR_COLOR_A_H_VRX_PATGEN_0_CHKR_COLOR_A_H_MASK : max96792_regs.h
• CHKR_COLOR_A_H_VRX_PATGEN_0_CHKR_COLOR_A_H_POS : max96792_regs.h
• CHKR_COLOR_A_L_VRX_PATGEN_0_CHKR_COLOR_A_L_ADDR : max96792_regs.h
• CHKR_COLOR_A_L_VRX_PATGEN_0_CHKR_COLOR_A_L_MASK : max96792_regs.h
• CHKR_COLOR_A_L_VRX_PATGEN_0_CHKR_COLOR_A_L_POS : max96792_regs.h
• CHKR_COLOR_A_M_VRX_PATGEN_0_CHKR_COLOR_A_1_ADDR : max96792_regs.h
• CHKR_COLOR_A_M_VRX_PATGEN_0_CHKR_COLOR_A_1_MASK : max96792_regs.h
• CHKR_COLOR_A_M_VRX_PATGEN_0_CHKR_COLOR_A_1_POS : max96792_regs.h
• CHKR_COLOR_B_H_VRX_PATGEN_0_CHKR_COLOR_B_H_ADDR : max96792_regs.h
• CHKR_COLOR_B_H_VRX_PATGEN_0_CHKR_COLOR_B_H_MASK : max96792_regs.h
• CHKR_COLOR_B_H_VRX_PATGEN_0_CHKR_COLOR_B_H_POS : max96792_regs.h
• CHKR_COLOR_B_L_VRX_PATGEN_0_CHKR_COLOR_B_L_ADDR : max96792_regs.h
• CHKR_COLOR_B_L_VRX_PATGEN_0_CHKR_COLOR_B_L_MASK : max96792_regs.h
• CHKR_COLOR_B_L_VRX_PATGEN_0_CHKR_COLOR_B_L_POS : max96792_regs.h
• CHKR_COLOR_B_M_VRX_PATGEN_0_CHKR_COLOR_B_M_ADDR : max96792_regs.h
• CHKR_COLOR_B_M_VRX_PATGEN_0_CHKR_COLOR_B_M_MASK : max96792_regs.h
• CHKR_COLOR_B_M_VRX_PATGEN_0_CHKR_COLOR_B_M_POS : max96792_regs.h
• CHKR_RPT_A_VRX_PATGEN_0_CHKR_RPT_A_ADDR : max96792_regs.h
• CHKR_RPT_A_VRX_PATGEN_0_CHKR_RPT_A_MASK : max96792_regs.h
• CHKR_RPT_A_VRX_PATGEN_0_CHKR_RPT_A_POS : max96792_regs.h
• CHKR_RPT_A_VTX_Z_VTX37_ADDR : max96793_regs.h
• CHKR_RPT_A_VTX_Z_VTX37_MASK : max96793_regs.h
• CHKR_RPT_A_VTX_Z_VTX37_POS : max96793_regs.h
• CHKR_RPT_B_VRX_PATGEN_0_CHKR_RPT_B_ADDR : max96792_regs.h
• CHKR_RPT_B_VRX_PATGEN_0_CHKR_RPT_B_MASK : max96792_regs.h
• CHKR_RPT_B_VRX_PATGEN_0_CHKR_RPT_B_POS : max96792_regs.h
• CHKR_RPT_B_VTX_Z_VTX38_ADDR : max96793_regs.h
• CHKR_RPT_B_VTX_Z_VTX38_MASK : max96793_regs.h
• CHKR_RPT_B_VTX_Z_VTX38_POS : max96793_regs.h
• CHLOLIMIT_H0_AFE_ADC_LIMIT0_1_ADDR : max96793_regs.h
• CHLOLIMIT_H0_AFE_ADC_LIMIT0_1_MASK : max96793_regs.h
• CHLOLIMIT_H0_AFE_ADC_LIMIT0_1_POS : max96793_regs.h
• CHLOLIMIT_H1_AFE_ADC_LIMIT1_1_ADDR : max96793_regs.h
• CHLOLIMIT_H1_AFE_ADC_LIMIT1_1_MASK : max96793_regs.h
• CHLOLIMIT_H1_AFE_ADC_LIMIT1_1_POS : max96793_regs.h
• CHLOLIMIT_H2_AFE_ADC_LIMIT2_1_ADDR : max96793_regs.h
• CHLOLIMIT_H2_AFE_ADC_LIMIT2_1_MASK : max96793_regs.h
• CHLOLIMIT_H2_AFE_ADC_LIMIT2_1_POS : max96793_regs.h
• CHLOLIMIT_H3_AFE_ADC_LIMIT3_1_ADDR : max96793_regs.h
• CHLOLIMIT_H3_AFE_ADC_LIMIT3_1_MASK : max96793_regs.h
• CHLOLIMIT_H3_AFE_ADC_LIMIT3_1_POS : max96793_regs.h
• CHLOLIMIT_H4_AFE_ADC_LIMIT4_1_ADDR : max96793_regs.h
• CHLOLIMIT_H4_AFE_ADC_LIMIT4_1_MASK : max96793_regs.h
• CHLOLIMIT_H4_AFE_ADC_LIMIT4_1_POS : max96793_regs.h
• CHLOLIMIT_H5_AFE_ADC_LIMIT5_1_ADDR : max96793_regs.h
• CHLOLIMIT_H5_AFE_ADC_LIMIT5_1_MASK : max96793_regs.h
• CHLOLIMIT_H5_AFE_ADC_LIMIT5_1_POS : max96793_regs.h
• CHLOLIMIT_H6_AFE_ADC_LIMIT6_1_ADDR : max96793_regs.h
• CHLOLIMIT_H6_AFE_ADC_LIMIT6_1_MASK : max96793_regs.h
• CHLOLIMIT_H6_AFE_ADC_LIMIT6_1_POS : max96793_regs.h
• CHLOLIMIT_H7_AFE_ADC_LIMIT7_1_ADDR : max96793_regs.h
• CHLOLIMIT_H7_AFE_ADC_LIMIT7_1_MASK : max96793_regs.h
• CHLOLIMIT_H7_AFE_ADC_LIMIT7_1_POS : max96793_regs.h
• CHLOLIMIT_L0_AFE_ADC_LIMIT0_0_ADDR : max96793_regs.h
• CHLOLIMIT_L0_AFE_ADC_LIMIT0_0_MASK : max96793_regs.h
• CHLOLIMIT_L0_AFE_ADC_LIMIT0_0_POS : max96793_regs.h
• CHLOLIMIT_L1_AFE_ADC_LIMIT1_0_ADDR : max96793_regs.h
• CHLOLIMIT_L1_AFE_ADC_LIMIT1_0_MASK : max96793_regs.h
• CHLOLIMIT_L1_AFE_ADC_LIMIT1_0_POS : max96793_regs.h
• CHLOLIMIT_L2_AFE_ADC_LIMIT2_0_ADDR : max96793_regs.h
• CHLOLIMIT_L2_AFE_ADC_LIMIT2_0_MASK : max96793_regs.h
• CHLOLIMIT_L2_AFE_ADC_LIMIT2_0_POS : max96793_regs.h
• CHLOLIMIT_L3_AFE_ADC_LIMIT3_0_ADDR : max96793_regs.h
• CHLOLIMIT_L3_AFE_ADC_LIMIT3_0_MASK : max96793_regs.h
• CHLOLIMIT_L3_AFE_ADC_LIMIT3_0_POS : max96793_regs.h
• CHLOLIMIT_L4_AFE_ADC_LIMIT4_0_ADDR : max96793_regs.h
• CHLOLIMIT_L4_AFE_ADC_LIMIT4_0_MASK : max96793_regs.h
• CHLOLIMIT_L4_AFE_ADC_LIMIT4_0_POS : max96793_regs.h
• CHLOLIMIT_L5_AFE_ADC_LIMIT5_0_ADDR : max96793_regs.h
• CHLOLIMIT_L5_AFE_ADC_LIMIT5_0_MASK : max96793_regs.h
• CHLOLIMIT_L5_AFE_ADC_LIMIT5_0_POS : max96793_regs.h
• CHLOLIMIT_L6_AFE_ADC_LIMIT6_0_ADDR : max96793_regs.h
• CHLOLIMIT_L6_AFE_ADC_LIMIT6_0_MASK : max96793_regs.h
• CHLOLIMIT_L6_AFE_ADC_LIMIT6_0_POS : max96793_regs.h
• CHLOLIMIT_L7_AFE_ADC_LIMIT7_0_ADDR : max96793_regs.h
• CHLOLIMIT_L7_AFE_ADC_LIMIT7_0_MASK : max96793_regs.h
• CHLOLIMIT_L7_AFE_ADC_LIMIT7_0_POS : max96793_regs.h
• CIN1 : iio_ad7746.c
• CIN1_DIFF : iio_ad7746.c
• CIN2 : iio_ad7746.c
• CIN2_DIFF : iio_ad7746.c
• CLAMP : cf_hdmi.c
• CLEAR : ltc7871.h
• CLEAR_ALL_STATS_B_FEC_B_CLEAR_STATS_ADDR : max96792_regs.h
• CLEAR_ALL_STATS_B_FEC_B_CLEAR_STATS_MASK : max96792_regs.h
• CLEAR_ALL_STATS_B_FEC_B_CLEAR_STATS_POS : max96792_regs.h
• CLEAR_ALL_STATS_FEC_CLEAR_STATS_ADDR : max96792_regs.h
• CLEAR_ALL_STATS_FEC_CLEAR_STATS_MASK : max96792_regs.h
• CLEAR_ALL_STATS_FEC_CLEAR_STATS_POS : max96792_regs.h
• CLEAR_BITS_CORRECTED_B_FEC_B_CLEAR_STATS_ADDR : max96792_regs.h
• CLEAR_BITS_CORRECTED_B_FEC_B_CLEAR_STATS_MASK : max96792_regs.h
• CLEAR_BITS_CORRECTED_B_FEC_B_CLEAR_STATS_POS : max96792_regs.h
• CLEAR_BITS_CORRECTED_FEC_CLEAR_STATS_ADDR : max96792_regs.h
• CLEAR_BITS_CORRECTED_FEC_CLEAR_STATS_MASK : max96792_regs.h
• CLEAR_BITS_CORRECTED_FEC_CLEAR_STATS_POS : max96792_regs.h
• CLEAR_BLOCKS_PROCESSED_B_FEC_B_CLEAR_STATS_ADDR : max96792_regs.h
• CLEAR_BLOCKS_PROCESSED_B_FEC_B_CLEAR_STATS_MASK : max96792_regs.h
• CLEAR_BLOCKS_PROCESSED_B_FEC_B_CLEAR_STATS_POS : max96792_regs.h
• CLEAR_BLOCKS_PROCESSED_FEC_CLEAR_STATS_ADDR : max96792_regs.h
• CLEAR_BLOCKS_PROCESSED_FEC_CLEAR_STATS_MASK : max96792_regs.h
• CLEAR_BLOCKS_PROCESSED_FEC_CLEAR_STATS_POS : max96792_regs.h
• CLEAR_BLOCKS_UNCORRECTABLE_B_FEC_B_CLEAR_STATS_ADDR : max96792_regs.h
• CLEAR_BLOCKS_UNCORRECTABLE_B_FEC_B_CLEAR_STATS_MASK : max96792_regs.h
• CLEAR_BLOCKS_UNCORRECTABLE_B_FEC_B_CLEAR_STATS_POS : max96792_regs.h
• CLEAR_BLOCKS_UNCORRECTABLE_FEC_CLEAR_STATS_ADDR : max96792_regs.h
• CLEAR_BLOCKS_UNCORRECTABLE_FEC_CLEAR_STATS_MASK : max96792_regs.h
• CLEAR_BLOCKS_UNCORRECTABLE_FEC_CLEAR_STATS_POS : max96792_regs.h
• CLEMENTE_TDD_AD9528_CLKOUT_INDEX : ad9528.h
• CLGC_INIT : t_mykonos.h
• CLIENT_ID_BUFFER_LENGTH : parameters.h
• CLK_AD9258_CS : parameters.h
• CLK_CS : parameters.h
• clk_get_rate() : ad9361_util.c, ad9361_util.h
• CLK_GET_RATE_NOCACHE : ad9361_util.h
• clk_hz : uc_settings.c
• CLK_IGNORE_UNUSED : ad9361_util.h
• CLK_OUT_DRIVE : ad9361.h
• CLK_OUT_SLEW : ad9361.h
• CLK_PLL : t_mykonos.h
• clk_prepare_enable() : ad9361_util.c, ad9361_util.h
• CLK_RESETB_GPIO : parameters.h
• CLK_SELZ_FRONTTOP_FRONTTOP_0_MASK : max96793_regs.h
• CLK_SELZ_FRONTTOP_FRONTTOP_0_POS : max96793_regs.h
• clk_set_rate() : ad9361_util.c, ad9361_util.h
• clkchip_device : app_clocking.c
• clkchip_gpio_init_param : common_data.c, common_data.h
• CLKDET_BYP_VID_TX_Z_VIDEO_TX0_ADDR : max96793_regs.h
• CLKDET_BYP_VID_TX_Z_VIDEO_TX0_MASK : max96793_regs.h
• CLKDET_BYP_VID_TX_Z_VIDEO_TX0_POS : max96793_regs.h
• CLKGEN_INIT : parameters.h
• clkgen_init : common_data.c, parameters.h, ad7616_sdz.c, ad77681evb.c, common_data.c
• clkgen_ip : common_data.c, common_data.h, common_data.c
• CLKIN_J41_FREQ_HZ : app_config.h
• CLKOUT_DISABLE : ad5758.h, ad9361.h
• CLKOUT_ENABLE : ad9361.h, ad5758.h
• CLKOUT_FREQ_416_KHZ : ad5758.h
• CLKOUT_FREQ_435_KHZ : ad5758.h
• CLKOUT_FREQ_454_KHZ : ad5758.h
• CLKOUT_FREQ_476_KHZ : ad5758.h
• CLKOUT_FREQ_500_KHZ : ad5758.h
• CLKOUT_FREQ_526_KHZ : ad5758.h
• CLKOUT_FREQ_555_KHZ : ad5758.h
• CLKOUT_FREQ_588_KHZ : ad5758.h
• CLKOUT_SELECT : ad9361.h
• CLKPLL_LOCK : t_mykonos.h
• CLKPLLCP : t_mykonos.h
• CLKRF_CLK : ad9361.h
• CLKRF_FREQ : ad9361.h
• CLKSYN_R_DIV_CLKIN_IMPED : ad6676.h
• CLKSYN_R_DIV_RESERVED : ad6676.h
• CLKSYN_R_DIV_SYSREF_CTRL : ad6676.h
• CLKTF_CLK : ad9361.h
• CLKTF_FREQ : ad9361.h
• CLOCK_ENABLE_DFLT : ad9361.h
• clockAD9528_ : myk_ad9528init.c, headless.c, myk_ad9528init.c
• clocking_deinit() : app_clocking.c, app_clocking.h
• clocking_init() : app_clocking.c, app_clocking.h
• clockOutputSettings : myk_ad9528init.c
• clockPll1Settings : myk_ad9528init.c
• clockPll2Settings : myk_ad9528init.c
• clockSysrefSettings : myk_ad9528init.c
• close_adc_channels() : adc_demo.c, adc_demo.h
• close_dac_channels() : dac_demo.c, dac_demo.h
• close_pqm_channels() : basic_example.c, basic_example.h
• CLR_NOOP : ad5629r.h
• CLR_TO_FULLSCALE : ad5629r.h
• CLR_TO_MIDSCALE : ad5629r.h
• CLR_TO_ZEROSCALE : ad5629r.h
• ClrMCUIntFlag() : app.c, app.h
• CMB_closeHardware() : common.c, common.h
• CMB_closeLog() : common.c, common.h
• CMB_flushLog() : common.c, common.h
• CMB_hardReset() : common.c, common.h
• CMB_hasTimeoutExpired() : common.c, common.h
• CMB_LOGLEVEL : common.c, common.h
• CMB_memRead() : common.c, common.h
• CMB_memWrite() : common.c, common.h
• CMB_openLog() : common.c, common.h
• CMB_regRead() : common.c, common.h
• CMB_regWrite() : common.c, common.h
• CMB_setGPIO() : common.c, common.h
• CMB_setSPIChannel() : common.c, common.h
• CMB_setSPIOptions() : common.c, common.h
• CMB_setTimeout_ms() : common.c, common.h
• CMB_setTimeout_us() : common.c, common.h
• CMB_SPIReadByte() : common.c, common.h
• CMB_SPIReadField() : common.c, common.h
• CMB_SPIWriteByte() : common.c, common.h
• CMB_SPIWriteBytes() : common.c, common.h
• CMB_SPIWriteField() : common.c, common.h
• CMB_wait_ms() : common.c, common.h
• CMB_wait_us() : common.c, common.h
• CMB_writeToLog() : common.c, common.h
• CMD : sd.c
• CMD0_RETRY_NUMBER : sd.c
• CMD8_ARG : sd.c
• CMD_AES_DECRYPT : adf7023.h
• CMD_AES_DECRYPT_INIT : adf7023.h
• CMD_AES_ENCRYPT : adf7023.h
• CMD_BB_CAL : adf7023.h
• CMD_BITS_MASK : ad51xx_cmd.h
• CMD_BITS_POSITION : ad51xx_cmd.h
• CMD_CONFIG_DEV : adf7023.h
• CMD_DIS_DAISY_CHAIN : ad5761r.h
• CMD_GET_RSSI : adf7023.h
• CMD_HW_RESET : adf7023.h
• CMD_IR_CAL : adf7023.h
• CMD_LEN : sd.c
• CMD_MASK : ad5446.c, ad5449.c
• CMD_NOP : ad5761r.h, ad5110.h, ad5293.h
• CMD_NOP_ALT_1 : ad5761r.h
• CMD_NOP_ALT_2 : ad5761r.h
• CMD_NOP_ALT_3 : ad5761r.h
• CMD_NOP_ALT_4 : ad5761r.h
• CMD_OFFSET : ad5446.c, ad5449.c, ad5686.h
• CMD_OVERFLOW2_BACKTOP_BACKTOP11_ADDR : max96792_regs.h
• CMD_OVERFLOW2_BACKTOP_BACKTOP11_MASK : max96792_regs.h
• CMD_OVERFLOW2_BACKTOP_BACKTOP11_POS : max96792_regs.h
• CMD_OVERFLOW3_BACKTOP_BACKTOP11_ADDR : max96792_regs.h
• CMD_OVERFLOW3_BACKTOP_BACKTOP11_MASK : max96792_regs.h
• CMD_OVERFLOW3_BACKTOP_BACKTOP11_POS : max96792_regs.h
• CMD_PD : ad5293.h
• CMD_PHY_OFF : adf7023.h
• CMD_PHY_ON : adf7023.h
• CMD_PHY_RX : adf7023.h
• CMD_PHY_SLEEP : adf7023.h
• CMD_PHY_TX : adf7023.h
• CMD_R_CTRL : ad5293.h
• CMD_R_WIPER : ad5293.h
• CMD_RAM_LOAD_DONE : adf7023.h
• CMD_RAM_LOAD_INIT : adf7023.h
• CMD_RD_CTRL_REG : ad5761r.h
• CMD_RD_DAC_REG : ad5761r.h
• CMD_RD_EEPROM : ad5110.h
• CMD_RD_INPUT_REG : ad5761r.h
• CMD_RD_RDAC : ad5110.h
• CMD_RESERVED : ad5761r.h
• CMD_RESET : ad5110.h, ad5293.h
• CMD_RS_DECODE : adf7023.h
• CMD_RS_ENCODE : adf7023.h
• CMD_RS_ENCODE_INIT : adf7023.h
• CMD_SDO_Z : ad5293.h
• CMD_SHUT_DOWN : ad5110.h
• CMD_SW_DATA_RESET : ad5761r.h
• CMD_SW_FULL_RESET : ad5761r.h
• CMD_SYNC : adf7023.h
• CMD_UPDATE_DAC_REG : ad5761r.h
• CMD_W_CTRL : ad5293.h
• CMD_W_WIPER : ad5293.h
• CMD_WR_CTRL_REG : ad5761r.h
• CMD_WR_RDAC : ad5110.h
• CMD_WR_RDAC_EEPROM : ad5110.h
• CMD_WR_TO_INPUT_REG : ad5761r.h
• CMD_WR_UPDATE_DAC_REG : ad5761r.h
• CMM_ENABLE : ad9144.h, ad9152.h
• CMM_FLAG_OR_MASK : ad9144.h, ad9152.h
• CMOS : ad9517.h
• CMOS_CONF1 : ad9523.h
• CMOS_CONF2 : ad9523.h
• CMOS_CONF3 : ad9523.h
• CMOS_CONF4 : ad9523.h
• CMOS_CONF5 : ad9523.h
• CMOS_CONF6 : ad9523.h
• CMOS_CONF7 : ad9523.h
• CMOS_CONF8 : ad9523.h
• CMOS_CONF9 : ad9523.h
• CMP_STATUS_TCTRL_PWR0_ADDR : max96792_regs.h, max96793_regs.h
• CMP_STATUS_TCTRL_PWR0_MASK : max96792_regs.h, max96793_regs.h
• CMP_STATUS_TCTRL_PWR0_POS : max96792_regs.h, max96793_regs.h
• CMP_VTERM_STATUS_DEV_REG7_ADDR : max96792_regs.h
• CMP_VTERM_STATUS_DEV_REG7_MASK : max96792_regs.h
• CMP_VTERM_STATUS_DEV_REG7_POS : max96792_regs.h
• CMU_CMU2_ADDR : max96792_regs.h, max96793_regs.h
• CMU_CMU2_DEFAULT : max96792_regs.h, max96793_regs.h
• CMU_LOCKED_TCTRL_CTRL3_ADDR : max96792_regs.h, max96793_regs.h
• CMU_LOCKED_TCTRL_CTRL3_MASK : max96792_regs.h, max96793_regs.h
• CMU_LOCKED_TCTRL_CTRL3_POS : max96792_regs.h, max96793_regs.h
• CN0561_DMA_BASEADDR : parameters.h
• CN0561_FMC_CH_NO : parameters.h
• CN0561_FMC_SAMPLE_NO : parameters.h
• CN0561_SPI_CS : parameters.h
• CN0561_SPI_ENG_REF_CLK_FREQ_HZ : parameters.h
• CN0561_SPI_ENGINE_BASEADDR : parameters.h
• CNTRSEL : ad9144.h, ad9152.h
• cnv_pwm_extra_init_params : parameters.c, parameters.h
• cnv_pwm_gpio_extra_init_params : parameters.c, parameters.h
• COARSE_GROUP_DLY : ad9144.h, ad9152.h
• CODEGRPSYNC_FLAG_OR_MASK : ad9144.h, ad9152.h
• com_i2c : ad5629r.h
• com_spi : ad5629r.h
• COMM_BAUDRATE : parameters.h
• COMM_DEVICE_ID : parameters.h
• COMM_ERR : ad717x.c
• COMM_EXTRA : parameters.h
• comm_interface_descriptor : maxim_usb_uart_descriptors.h
• COMM_OPS : parameters.h
• COMM_TYPE : parameters.h
• comm_type : ad5686.h, ssd_1306.h
• comm_type_t : ad5629r.h, ad525x.h
• COMMAND : ad5110.h
• COMMONERR_FAILED : common.h
• COMMONERR_OK : common.h
• commonErr_t : common.h
• COMP_CTRL_1 : ad9361.h
• COMP_CTRL_2 : ad9361.h
• COMP_OUT : ad9361.h
• complete_callback() : i3c_dma_example.c
• COMPUTE_VALUES_INTERVAL : parameters.h
• COMPUTE_VRELAY_INTERVAL : parameters.h
• config_afe_irq() : afe_config.c, afe_config.h
• CONFIG_ALLOW_COARSE_CHANGE_DPLL_REF_DPLL_10_ADDR : max96793_regs.h
• CONFIG_ALLOW_COARSE_CHANGE_DPLL_REF_DPLL_10_MASK : max96793_regs.h
• CONFIG_ALLOW_COARSE_CHANGE_DPLL_REF_DPLL_10_POS : max96793_regs.h
• CONFIG_CF_AXI_ADC : no_os_platform.h
• config_descriptor : maxim_usb_uart_descriptors.h
• config_descriptor_hs : maxim_usb_uart_descriptors.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI1_DPLL_3_ADDR : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI1_DPLL_3_MASK : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI1_DPLL_3_POS : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI2_DPLL_3_ADDR : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI2_DPLL_3_MASK : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI2_DPLL_3_POS : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI3_DPLL_3_ADDR : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI3_DPLL_3_MASK : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI3_DPLL_3_POS : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI4_DPLL_3_ADDR : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI4_DPLL_3_MASK : max96792_regs.h
• CONFIG_DISABLE_DIV_OUT_EXP_DPLL_CSI4_DPLL_3_POS : max96792_regs.h
• CONFIG_DIV_FB_EXP_DPLL_REF_DPLL_9_ADDR : max96793_regs.h
• CONFIG_DIV_FB_EXP_DPLL_REF_DPLL_9_MASK : max96793_regs.h
• CONFIG_DIV_FB_EXP_DPLL_REF_DPLL_9_POS : max96793_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI1_DPLL_8_ADDR : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI1_DPLL_8_MASK : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI1_DPLL_8_POS : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI2_DPLL_8_ADDR : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI2_DPLL_8_MASK : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI2_DPLL_8_POS : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI3_DPLL_8_ADDR : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI3_DPLL_8_MASK : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI3_DPLL_8_POS : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI4_DPLL_8_ADDR : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI4_DPLL_8_MASK : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_CSI4_DPLL_8_POS : max96792_regs.h
• CONFIG_DIV_FB_H_DPLL_REF_DPLL_8_ADDR : max96793_regs.h
• CONFIG_DIV_FB_H_DPLL_REF_DPLL_8_MASK : max96793_regs.h
• CONFIG_DIV_FB_H_DPLL_REF_DPLL_8_POS : max96793_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI1_DPLL_7_ADDR : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI1_DPLL_7_MASK : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI1_DPLL_7_POS : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI2_DPLL_7_ADDR : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI2_DPLL_7_MASK : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI2_DPLL_7_POS : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI3_DPLL_7_ADDR : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI3_DPLL_7_MASK : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI3_DPLL_7_POS : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI4_DPLL_7_ADDR : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI4_DPLL_7_MASK : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_CSI4_DPLL_7_POS : max96792_regs.h
• CONFIG_DIV_FB_L_DPLL_REF_DPLL_7_ADDR : max96793_regs.h
• CONFIG_DIV_FB_L_DPLL_REF_DPLL_7_MASK : max96793_regs.h
• CONFIG_DIV_FB_L_DPLL_REF_DPLL_7_POS : max96793_regs.h
• CONFIG_DIV_IN_DPLL_CSI1_DPLL_7_ADDR : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI1_DPLL_7_MASK : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI1_DPLL_7_POS : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI2_DPLL_7_ADDR : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI2_DPLL_7_MASK : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI2_DPLL_7_POS : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI3_DPLL_7_ADDR : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI3_DPLL_7_MASK : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI3_DPLL_7_POS : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI4_DPLL_7_ADDR : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI4_DPLL_7_MASK : max96792_regs.h
• CONFIG_DIV_IN_DPLL_CSI4_DPLL_7_POS : max96792_regs.h
• CONFIG_DIV_IN_DPLL_REF_DPLL_7_ADDR : max96793_regs.h
• CONFIG_DIV_IN_DPLL_REF_DPLL_7_MASK : max96793_regs.h
• CONFIG_DIV_IN_DPLL_REF_DPLL_7_POS : max96793_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI1_DPLL_10_ADDR : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI1_DPLL_10_MASK : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI1_DPLL_10_POS : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI2_DPLL_10_ADDR : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI2_DPLL_10_MASK : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI2_DPLL_10_POS : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI3_DPLL_10_ADDR : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI3_DPLL_10_MASK : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI3_DPLL_10_POS : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI4_DPLL_10_ADDR : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI4_DPLL_10_MASK : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_CSI4_DPLL_10_POS : max96792_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_REF_DPLL_10_ADDR : max96793_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_REF_DPLL_10_MASK : max96793_regs.h
• CONFIG_DIV_OUT_EXP_DPLL_REF_DPLL_10_POS : max96793_regs.h
• CONFIG_DIV_OUT_H_DPLL_REF_DPLL_10_ADDR : max96793_regs.h
• CONFIG_DIV_OUT_H_DPLL_REF_DPLL_10_MASK : max96793_regs.h
• CONFIG_DIV_OUT_H_DPLL_REF_DPLL_10_POS : max96793_regs.h
• CONFIG_DIV_OUT_L_DPLL_REF_DPLL_9_ADDR : max96793_regs.h
• CONFIG_DIV_OUT_L_DPLL_REF_DPLL_9_MASK : max96793_regs.h
• CONFIG_DIV_OUT_L_DPLL_REF_DPLL_9_POS : max96793_regs.h
• config_measurement() : pqlib_example.c, pqlib_example.h
• CONFIG_OA_CHUNK_BUFFER_SIZE : oa_tc6.h
• CONFIG_OA_RX_FRAME_BUFF_NUM : oa_tc6.h
• CONFIG_OA_THREAD_RX_LIMIT : oa_tc6.h
• CONFIG_OA_TX_FRAME_BUFF_NUM : oa_tc6.h
• CONFIG_OA_ZERO_SWO_ONLY : oa_tc6.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI1_DPLL_3_ADDR : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI1_DPLL_3_MASK : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI1_DPLL_3_POS : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI2_DPLL_3_ADDR : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI2_DPLL_3_MASK : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI2_DPLL_3_POS : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI3_DPLL_3_ADDR : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI3_DPLL_3_MASK : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI3_DPLL_3_POS : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI4_DPLL_3_ADDR : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI4_DPLL_3_MASK : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_CSI4_DPLL_3_POS : max96792_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_REF_DPLL_3_ADDR : max96793_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_REF_DPLL_3_MASK : max96793_regs.h
• CONFIG_SEL_CLOCK_OUT_USE_EXTERNAL_DPLL_REF_DPLL_3_POS : max96793_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI1_DPLL_0_ADDR : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI1_DPLL_0_MASK : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI1_DPLL_0_POS : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI2_DPLL_0_ADDR : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI2_DPLL_0_MASK : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI2_DPLL_0_POS : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI3_DPLL_0_ADDR : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI3_DPLL_0_MASK : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI3_DPLL_0_POS : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI4_DPLL_0_ADDR : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI4_DPLL_0_MASK : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_CSI4_DPLL_0_POS : max96792_regs.h
• CONFIG_SOFT_RST_N_DPLL_REF_DPLL_0_ADDR : max96793_regs.h
• CONFIG_SOFT_RST_N_DPLL_REF_DPLL_0_MASK : max96793_regs.h
• CONFIG_SOFT_RST_N_DPLL_REF_DPLL_0_POS : max96793_regs.h
• CONFIG_SPREAD_BIT_RATIO_DPLL_REF_DPLL_3_ADDR : max96793_regs.h
• CONFIG_SPREAD_BIT_RATIO_DPLL_REF_DPLL_3_MASK : max96793_regs.h
• CONFIG_SPREAD_BIT_RATIO_DPLL_REF_DPLL_3_POS : max96793_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI1_DPLL_3_ADDR : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI1_DPLL_3_MASK : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI1_DPLL_3_POS : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI2_DPLL_3_ADDR : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI2_DPLL_3_MASK : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI2_DPLL_3_POS : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI3_DPLL_3_ADDR : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI3_DPLL_3_MASK : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI3_DPLL_3_POS : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI4_DPLL_3_ADDR : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI4_DPLL_3_MASK : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_CSI4_DPLL_3_POS : max96792_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_REF_DPLL_3_ADDR : max96793_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_REF_DPLL_3_MASK : max96793_regs.h
• CONFIG_USE_INTERNAL_DIVIDER_VALUES_DPLL_REF_DPLL_3_POS : max96793_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI1_DPLL_3_ADDR : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI1_DPLL_3_MASK : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI1_DPLL_3_POS : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI2_DPLL_3_ADDR : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI2_DPLL_3_MASK : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI2_DPLL_3_POS : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI3_DPLL_3_ADDR : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI3_DPLL_3_MASK : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI3_DPLL_3_POS : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI4_DPLL_3_ADDR : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI4_DPLL_3_MASK : max96792_regs.h
• CONFIG_USE_INTERNAL_PLL_MODE_VALUES_DPLL_CSI4_DPLL_3_POS : max96792_regs.h
• config_wfb() : afe_config.c, afe_config.h
• configChanged : iio_pqm.c, iio_pqm.h, pqlib_example.c
• configCOMMAND_INT_MAX_OUTPUT_SIZE : FreeRTOSConfig.h
• configCPU_CLOCK_HZ : FreeRTOSConfig.h
• configHEAP_CLEAR_MEMORY_ON_FREE : FreeRTOSConfig.h
• configIIO_APP_STACK_SIZE : FreeRTOSConfig.h
• configKERNEL_INTERRUPT_PRIORITY : FreeRTOSConfig.h
• configMAX_PRIORITIES : FreeRTOSConfig.h
• configMAX_SYSCALL_INTERRUPT_PRIORITY : FreeRTOSConfig.h
• configMeasurement() : app.c
• configMINIMAL_STACK_SIZE : FreeRTOSConfig.h
• configPRIO_BITS : FreeRTOSConfig.h
• configRTC_TICK_RATE_HZ : FreeRTOSConfig.h
• configSUPPORT_DYNAMIC_ALLOCATION : FreeRTOSConfig.h
• configTICK_RATE_HZ : FreeRTOSConfig.h
• configTOTAL_HEAP_SIZE : FreeRTOSConfig.h
• configure_di_type1_3() : digital_input_logic.c, digital_input_loop.c
• configure_di_type2() : digital_input_logic.c, digital_input_loop.c
• configure_display() : example.c
• configure_uart() : example.c
• configUSE_16_BIT_TICKS : FreeRTOSConfig.h
• configUSE_CO_ROUTINES : FreeRTOSConfig.h
• configUSE_IDLE_HOOK : FreeRTOSConfig.h
• configUSE_MUTEXES : FreeRTOSConfig.h
• configUSE_PREEMPTION : FreeRTOSConfig.h
• configUSE_STATS_FORMATTING_FUNCTIONS : FreeRTOSConfig.h
• configUSE_TICK_HOOK : FreeRTOSConfig.h
• configUSE_TRACE_FACILITY : FreeRTOSConfig.h
• CONSTANT : wrapper.h
• CONTINUOUS : ad717x.h, t_ad9528.h
• CONTINUOUSE : ade9153a.h
• control_doutput_with_gpio() : digital_output.c
• convert_angle_type() : pqlib_convert.c
• convert_pct_type() : pqlib_convert.c, pqlib_convert.h
• convert_rms_type() : pqlib_convert.c, pqlib_convert.h
• convert_to_coef_fract_type() : pqlib_convert.c, pqlib_convert.h
• convert_to_freq_type() : pqlib_convert.c, pqlib_convert.h
• convert_to_pct_type() : pqlib_convert.c, pqlib_convert.h
• convert_to_time_ms() : pqlib_convert.c, pqlib_convert.h
• CORA_Z7S_DATA_CLK_FREQ_HZ : parameters.h
• CORRECTION_WORD_DECIMATION_M : ad9361.h
• COUPLING_AC : api_def.h
• COUPLING_DC : api_def.h
• COUPLING_UNKNOWN : api_def.h
• CP : ad9361.h
• CP_CAL_DONE : ad9361.h
• CP_CAL_EN : ad6676.h
• CP_CAL_ENABLE : ad9361.h
• CP_CAL_VALID : ad9144.h, ad9152.h, ad9361.h
• CP_CAL_WORD : ad9361.h
• CP_CURRENT : ad9144.h, ad9152.h
• CP_DC_PWM_DELAY : parameters.h
• CP_DIODE_ERROR_LIMIT : parameters.h
• CP_H_LOW_LIMIT : parameters.h
• CP_LEVEL_DETECT_POWER_DOWN : ad9361.h
• CP_LEVEL_DETECT_THRESH_HIGH : ad9361.h
• CP_LEVEL_DETECT_THRESH_LOW : ad9361.h
• CP_LEVEL_THRESH_HIGH : ad9361.h
• CP_LEVEL_THRESH_LOW : ad9361.h
• CP_OFFSET_OFF : ad9361.h
• CP_OVRG_HIGH : ad9361.h
• CP_OVRG_LOW : ad9361.h
• CP_TEST : ad9361.h
• CPH_A_LIMIT_HIGH : parameters.h
• CPH_A_LIMIT_LOW : parameters.h
• CPH_B_LIMIT_HIGH : parameters.h
• CPH_B_LIMIT_LOW : parameters.h
• CPH_C_LIMIT_HIGH : parameters.h
• CPH_C_LIMIT_LOW : parameters.h
• CPH_D_LIMIT_HIGH : parameters.h
• CPH_D_LIMIT_LOW : parameters.h
• CPHY_HDR1_ERR_MIPI_RX_EXT_EXT8_ADDR : max96793_regs.h
• CPHY_HDR1_ERR_MIPI_RX_EXT_EXT8_MASK : max96793_regs.h
• CPHY_HDR1_ERR_MIPI_RX_EXT_EXT8_POS : max96793_regs.h
• CPHY_HDR2_ERR_MIPI_RX_EXT_EXT8_ADDR : max96793_regs.h
• CPHY_HDR2_ERR_MIPI_RX_EXT_EXT8_MASK : max96793_regs.h
• CPHY_HDR2_ERR_MIPI_RX_EXT_EXT8_POS : max96793_regs.h
• CPHY_HDR_ERR_MIPI_RX_EXT_EXT8_ADDR : max96793_regs.h
• CPHY_HDR_ERR_MIPI_RX_EXT_EXT8_MASK : max96793_regs.h
• CPHY_HDR_ERR_MIPI_RX_EXT_EXT8_POS : max96793_regs.h
• CPHY_MODE_MIPI_RX_EXT_EXT11_ADDR : max96793_regs.h
• CPHY_MODE_MIPI_RX_EXT_EXT11_MASK : max96793_regs.h
• CPHY_MODE_MIPI_RX_EXT_EXT11_POS : max96793_regs.h
• CPLL_CFG0_ADDR : xilinx_transceiver.c
• CPLL_CFG0_MASK : xilinx_transceiver.c
• CPLL_CFG1_ADDR : xilinx_transceiver.c
• CPLL_CFG1_MASK : xilinx_transceiver.c
• CPLL_FB_DIV_45_N1_MASK : xilinx_transceiver.c
• CPLL_FBDIV_N2_MASK : xilinx_transceiver.c
• CPLL_REFCLK_DIV_M_ADDR : xilinx_transceiver.c
• CPLL_REFCLK_DIV_M_MASK : xilinx_transceiver.c
• CPOLE1_0_PF : ad9528.h, ad9523.h
• CPOLE1_16_PF : ad9528.h, ad9523.h
• CPOLE1_24_PF : ad9528.h, ad9523.h
• CPOLE1_32_PF : ad9528.h, ad9523.h
• CPOLE1_40_PF : ad9528.h, ad9523.h
• CPOLE1_48_PF : ad9528.h, ad9523.h
• CPOLE1_8_PF : ad9528.h, ad9523.h
• cpole1_capacitor : ad9523.h
• CPU_ADC_START_AFE_ADC_CTRL_0_ADDR : max96793_regs.h
• CPU_ADC_START_AFE_ADC_CTRL_0_MASK : max96793_regs.h
• CPU_ADC_START_AFE_ADC_CTRL_0_POS : max96793_regs.h
• cpy_correction_coeffs() : pqlib_example.c, pqlib_example.h
• CRC8_PEC : max42500.c
• CRC_6 : ad713x.h
• CRC_8 : ad713x.h
• CRC_CHECK_CONST_128KHz : adas1000.h
• CRC_CHECK_CONST_2KHZ_16KHZ : adas1000.h
• CRC_DEBUG : ad77681.h
• CRC_ERR_CNT_FUNC_SAFE_I2C_UART_CRC5_ADDR : max96792_regs.h
• CRC_ERR_CNT_FUNC_SAFE_I2C_UART_CRC5_MASK : max96792_regs.h
• CRC_ERR_CNT_FUNC_SAFE_I2C_UART_CRC5_POS : max96792_regs.h
• CRC_ERR_THR_FUNC_SAFE_I2C_UART_CRC1_ADDR : max96792_regs.h
• CRC_ERR_THR_FUNC_SAFE_I2C_UART_CRC1_MASK : max96792_regs.h
• CRC_ERR_THR_FUNC_SAFE_I2C_UART_CRC1_POS : max96792_regs.h
• CRC_LEN : sd.c
• CRC_PERIOD_FUNC_SAFE_REGCRC1_ADDR : max96792_regs.h, max96793_regs.h
• CRC_PERIOD_FUNC_SAFE_REGCRC1_MASK : max96792_regs.h, max96793_regs.h
• CRC_PERIOD_FUNC_SAFE_REGCRC1_POS : max96792_regs.h, max96793_regs.h
• CRC_POLY_128KHZ : adas1000.h
• CRC_POLY_2KHZ_16KHZ : adas1000.h
• CRC_VAL_FUNC_SAFE_I2C_UART_CRC2_ADDR : max96792_regs.h, max96793_regs.h
• CRC_VAL_FUNC_SAFE_I2C_UART_CRC2_MASK : max96792_regs.h, max96793_regs.h
• CRC_VAL_FUNC_SAFE_I2C_UART_CRC2_POS : max96792_regs.h, max96793_regs.h
• create_and_configure_mqtt_client_for_iot_hub() : main.c
• create_and_configure_mqtt_client_for_provisioning() : main.c
• create_tasks() : main.c
• CROSS0_F_VRX_Y_CROSS_0_ADDR : max96792_regs.h
• CROSS0_F_VRX_Y_CROSS_0_MASK : max96792_regs.h
• CROSS0_F_VRX_Y_CROSS_0_POS : max96792_regs.h
• CROSS0_F_VRX_Z_CROSS_0_ADDR : max96792_regs.h
• CROSS0_F_VRX_Z_CROSS_0_MASK : max96792_regs.h
• CROSS0_F_VRX_Z_CROSS_0_POS : max96792_regs.h
• CROSS0_F_VTX_Z_CROSS_0_ADDR : max96793_regs.h
• CROSS0_F_VTX_Z_CROSS_0_MASK : max96793_regs.h
• CROSS0_F_VTX_Z_CROSS_0_POS : max96793_regs.h
• CROSS0_I_VRX_Y_CROSS_0_ADDR : max96792_regs.h
• CROSS0_I_VRX_Y_CROSS_0_MASK : max96792_regs.h
• CROSS0_I_VRX_Y_CROSS_0_POS : max96792_regs.h
• CROSS0_I_VRX_Z_CROSS_0_ADDR : max96792_regs.h
• CROSS0_I_VRX_Z_CROSS_0_MASK : max96792_regs.h
• CROSS0_I_VRX_Z_CROSS_0_POS : max96792_regs.h
• CROSS0_I_VTX_Z_CROSS_0_ADDR : max96793_regs.h
• CROSS0_I_VTX_Z_CROSS_0_MASK : max96793_regs.h
• CROSS0_I_VTX_Z_CROSS_0_POS : max96793_regs.h
• CROSS0_VRX_Y_CROSS_0_ADDR : max96792_regs.h
• CROSS0_VRX_Y_CROSS_0_MASK : max96792_regs.h
• CROSS0_VRX_Y_CROSS_0_POS : max96792_regs.h
• CROSS0_VRX_Z_CROSS_0_ADDR : max96792_regs.h
• CROSS0_VRX_Z_CROSS_0_MASK : max96792_regs.h
• CROSS0_VRX_Z_CROSS_0_POS : max96792_regs.h
• CROSS0_VTX_Z_CROSS_0_ADDR : max96793_regs.h
• CROSS0_VTX_Z_CROSS_0_MASK : max96793_regs.h
• CROSS0_VTX_Z_CROSS_0_POS : max96793_regs.h
• CROSS10_F_VRX_Y_CROSS_10_ADDR : max96792_regs.h
• CROSS10_F_VRX_Y_CROSS_10_MASK : max96792_regs.h
• CROSS10_F_VRX_Y_CROSS_10_POS : max96792_regs.h
• CROSS10_F_VRX_Z_CROSS_10_ADDR : max96792_regs.h
• CROSS10_F_VRX_Z_CROSS_10_MASK : max96792_regs.h
• CROSS10_F_VRX_Z_CROSS_10_POS : max96792_regs.h
• CROSS10_F_VTX_Z_CROSS_10_ADDR : max96793_regs.h
• CROSS10_F_VTX_Z_CROSS_10_MASK : max96793_regs.h
• CROSS10_F_VTX_Z_CROSS_10_POS : max96793_regs.h
• CROSS10_I_VRX_Y_CROSS_10_ADDR : max96792_regs.h
• CROSS10_I_VRX_Y_CROSS_10_MASK : max96792_regs.h
• CROSS10_I_VRX_Y_CROSS_10_POS : max96792_regs.h
• CROSS10_I_VRX_Z_CROSS_10_ADDR : max96792_regs.h
• CROSS10_I_VRX_Z_CROSS_10_MASK : max96792_regs.h
• CROSS10_I_VRX_Z_CROSS_10_POS : max96792_regs.h
• CROSS10_I_VTX_Z_CROSS_10_ADDR : max96793_regs.h
• CROSS10_I_VTX_Z_CROSS_10_MASK : max96793_regs.h
• CROSS10_I_VTX_Z_CROSS_10_POS : max96793_regs.h
• CROSS10_VRX_Y_CROSS_10_ADDR : max96792_regs.h
• CROSS10_VRX_Y_CROSS_10_MASK : max96792_regs.h
• CROSS10_VRX_Y_CROSS_10_POS : max96792_regs.h
• CROSS10_VRX_Z_CROSS_10_ADDR : max96792_regs.h
• CROSS10_VRX_Z_CROSS_10_MASK : max96792_regs.h
• CROSS10_VRX_Z_CROSS_10_POS : max96792_regs.h
• CROSS10_VTX_Z_CROSS_10_ADDR : max96793_regs.h
• CROSS10_VTX_Z_CROSS_10_MASK : max96793_regs.h
• CROSS10_VTX_Z_CROSS_10_POS : max96793_regs.h
• CROSS11_F_VRX_Y_CROSS_11_ADDR : max96792_regs.h
• CROSS11_F_VRX_Y_CROSS_11_MASK : max96792_regs.h
• CROSS11_F_VRX_Y_CROSS_11_POS : max96792_regs.h
• CROSS11_F_VRX_Z_CROSS_11_ADDR : max96792_regs.h
• CROSS11_F_VRX_Z_CROSS_11_MASK : max96792_regs.h
• CROSS11_F_VRX_Z_CROSS_11_POS : max96792_regs.h
• CROSS11_F_VTX_Z_CROSS_11_ADDR : max96793_regs.h
• CROSS11_F_VTX_Z_CROSS_11_MASK : max96793_regs.h
• CROSS11_F_VTX_Z_CROSS_11_POS : max96793_regs.h
• CROSS11_I_VRX_Y_CROSS_11_ADDR : max96792_regs.h
• CROSS11_I_VRX_Y_CROSS_11_MASK : max96792_regs.h
• CROSS11_I_VRX_Y_CROSS_11_POS : max96792_regs.h
• CROSS11_I_VRX_Z_CROSS_11_ADDR : max96792_regs.h
• CROSS11_I_VRX_Z_CROSS_11_MASK : max96792_regs.h
• CROSS11_I_VRX_Z_CROSS_11_POS : max96792_regs.h
• CROSS11_I_VTX_Z_CROSS_11_ADDR : max96793_regs.h
• CROSS11_I_VTX_Z_CROSS_11_MASK : max96793_regs.h
• CROSS11_I_VTX_Z_CROSS_11_POS : max96793_regs.h
• CROSS11_VRX_Y_CROSS_11_ADDR : max96792_regs.h
• CROSS11_VRX_Y_CROSS_11_MASK : max96792_regs.h
• CROSS11_VRX_Y_CROSS_11_POS : max96792_regs.h
• CROSS11_VRX_Z_CROSS_11_ADDR : max96792_regs.h
• CROSS11_VRX_Z_CROSS_11_MASK : max96792_regs.h
• CROSS11_VRX_Z_CROSS_11_POS : max96792_regs.h
• CROSS11_VTX_Z_CROSS_11_ADDR : max96793_regs.h
• CROSS11_VTX_Z_CROSS_11_MASK : max96793_regs.h
• CROSS11_VTX_Z_CROSS_11_POS : max96793_regs.h
• CROSS12_F_VRX_Y_CROSS_12_ADDR : max96792_regs.h
• CROSS12_F_VRX_Y_CROSS_12_MASK : max96792_regs.h
• CROSS12_F_VRX_Y_CROSS_12_POS : max96792_regs.h
• CROSS12_F_VRX_Z_CROSS_12_ADDR : max96792_regs.h
• CROSS12_F_VRX_Z_CROSS_12_MASK : max96792_regs.h
• CROSS12_F_VRX_Z_CROSS_12_POS : max96792_regs.h
• CROSS12_F_VTX_Z_CROSS_12_ADDR : max96793_regs.h
• CROSS12_F_VTX_Z_CROSS_12_MASK : max96793_regs.h
• CROSS12_F_VTX_Z_CROSS_12_POS : max96793_regs.h
• CROSS12_I_VRX_Y_CROSS_12_ADDR : max96792_regs.h
• CROSS12_I_VRX_Y_CROSS_12_MASK : max96792_regs.h
• CROSS12_I_VRX_Y_CROSS_12_POS : max96792_regs.h
• CROSS12_I_VRX_Z_CROSS_12_ADDR : max96792_regs.h
• CROSS12_I_VRX_Z_CROSS_12_MASK : max96792_regs.h
• CROSS12_I_VRX_Z_CROSS_12_POS : max96792_regs.h
• CROSS12_I_VTX_Z_CROSS_12_ADDR : max96793_regs.h
• CROSS12_I_VTX_Z_CROSS_12_MASK : max96793_regs.h
• CROSS12_I_VTX_Z_CROSS_12_POS : max96793_regs.h
• CROSS12_VRX_Y_CROSS_12_ADDR : max96792_regs.h
• CROSS12_VRX_Y_CROSS_12_MASK : max96792_regs.h
• CROSS12_VRX_Y_CROSS_12_POS : max96792_regs.h
• CROSS12_VRX_Z_CROSS_12_ADDR : max96792_regs.h
• CROSS12_VRX_Z_CROSS_12_MASK : max96792_regs.h
• CROSS12_VRX_Z_CROSS_12_POS : max96792_regs.h
• CROSS12_VTX_Z_CROSS_12_ADDR : max96793_regs.h
• CROSS12_VTX_Z_CROSS_12_MASK : max96793_regs.h
• CROSS12_VTX_Z_CROSS_12_POS : max96793_regs.h
• CROSS13_F_VRX_Y_CROSS_13_ADDR : max96792_regs.h
• CROSS13_F_VRX_Y_CROSS_13_MASK : max96792_regs.h
• CROSS13_F_VRX_Y_CROSS_13_POS : max96792_regs.h
• CROSS13_F_VRX_Z_CROSS_13_ADDR : max96792_regs.h
• CROSS13_F_VRX_Z_CROSS_13_MASK : max96792_regs.h
• CROSS13_F_VRX_Z_CROSS_13_POS : max96792_regs.h
• CROSS13_F_VTX_Z_CROSS_13_ADDR : max96793_regs.h
• CROSS13_F_VTX_Z_CROSS_13_MASK : max96793_regs.h
• CROSS13_F_VTX_Z_CROSS_13_POS : max96793_regs.h
• CROSS13_I_VRX_Y_CROSS_13_ADDR : max96792_regs.h
• CROSS13_I_VRX_Y_CROSS_13_MASK : max96792_regs.h
• CROSS13_I_VRX_Y_CROSS_13_POS : max96792_regs.h
• CROSS13_I_VRX_Z_CROSS_13_ADDR : max96792_regs.h
• CROSS13_I_VRX_Z_CROSS_13_MASK : max96792_regs.h
• CROSS13_I_VRX_Z_CROSS_13_POS : max96792_regs.h
• CROSS13_I_VTX_Z_CROSS_13_ADDR : max96793_regs.h
• CROSS13_I_VTX_Z_CROSS_13_MASK : max96793_regs.h
• CROSS13_I_VTX_Z_CROSS_13_POS : max96793_regs.h
• CROSS13_VRX_Y_CROSS_13_ADDR : max96792_regs.h
• CROSS13_VRX_Y_CROSS_13_MASK : max96792_regs.h
• CROSS13_VRX_Y_CROSS_13_POS : max96792_regs.h
• CROSS13_VRX_Z_CROSS_13_ADDR : max96792_regs.h
• CROSS13_VRX_Z_CROSS_13_MASK : max96792_regs.h
• CROSS13_VRX_Z_CROSS_13_POS : max96792_regs.h
• CROSS13_VTX_Z_CROSS_13_ADDR : max96793_regs.h
• CROSS13_VTX_Z_CROSS_13_MASK : max96793_regs.h
• CROSS13_VTX_Z_CROSS_13_POS : max96793_regs.h
• CROSS14_F_VRX_Y_CROSS_14_ADDR : max96792_regs.h
• CROSS14_F_VRX_Y_CROSS_14_MASK : max96792_regs.h
• CROSS14_F_VRX_Y_CROSS_14_POS : max96792_regs.h
• CROSS14_F_VRX_Z_CROSS_14_ADDR : max96792_regs.h
• CROSS14_F_VRX_Z_CROSS_14_MASK : max96792_regs.h
• CROSS14_F_VRX_Z_CROSS_14_POS : max96792_regs.h
• CROSS14_F_VTX_Z_CROSS_14_ADDR : max96793_regs.h
• CROSS14_F_VTX_Z_CROSS_14_MASK : max96793_regs.h
• CROSS14_F_VTX_Z_CROSS_14_POS : max96793_regs.h
• CROSS14_I_VRX_Y_CROSS_14_ADDR : max96792_regs.h
• CROSS14_I_VRX_Y_CROSS_14_MASK : max96792_regs.h
• CROSS14_I_VRX_Y_CROSS_14_POS : max96792_regs.h
• CROSS14_I_VRX_Z_CROSS_14_ADDR : max96792_regs.h
• CROSS14_I_VRX_Z_CROSS_14_MASK : max96792_regs.h
• CROSS14_I_VRX_Z_CROSS_14_POS : max96792_regs.h
• CROSS14_I_VTX_Z_CROSS_14_ADDR : max96793_regs.h
• CROSS14_I_VTX_Z_CROSS_14_MASK : max96793_regs.h
• CROSS14_I_VTX_Z_CROSS_14_POS : max96793_regs.h
• CROSS14_VRX_Y_CROSS_14_ADDR : max96792_regs.h
• CROSS14_VRX_Y_CROSS_14_MASK : max96792_regs.h
• CROSS14_VRX_Y_CROSS_14_POS : max96792_regs.h
• CROSS14_VRX_Z_CROSS_14_ADDR : max96792_regs.h
• CROSS14_VRX_Z_CROSS_14_MASK : max96792_regs.h
• CROSS14_VRX_Z_CROSS_14_POS : max96792_regs.h
• CROSS14_VTX_Z_CROSS_14_ADDR : max96793_regs.h
• CROSS14_VTX_Z_CROSS_14_MASK : max96793_regs.h
• CROSS14_VTX_Z_CROSS_14_POS : max96793_regs.h
• CROSS15_F_VRX_Y_CROSS_15_ADDR : max96792_regs.h
• CROSS15_F_VRX_Y_CROSS_15_MASK : max96792_regs.h
• CROSS15_F_VRX_Y_CROSS_15_POS : max96792_regs.h
• CROSS15_F_VRX_Z_CROSS_15_ADDR : max96792_regs.h
• CROSS15_F_VRX_Z_CROSS_15_MASK : max96792_regs.h
• CROSS15_F_VRX_Z_CROSS_15_POS : max96792_regs.h
• CROSS15_F_VTX_Z_CROSS_15_ADDR : max96793_regs.h
• CROSS15_F_VTX_Z_CROSS_15_MASK : max96793_regs.h
• CROSS15_F_VTX_Z_CROSS_15_POS : max96793_regs.h
• CROSS15_I_VRX_Y_CROSS_15_ADDR : max96792_regs.h
• CROSS15_I_VRX_Y_CROSS_15_MASK : max96792_regs.h
• CROSS15_I_VRX_Y_CROSS_15_POS : max96792_regs.h
• CROSS15_I_VRX_Z_CROSS_15_ADDR : max96792_regs.h
• CROSS15_I_VRX_Z_CROSS_15_MASK : max96792_regs.h
• CROSS15_I_VRX_Z_CROSS_15_POS : max96792_regs.h
• CROSS15_I_VTX_Z_CROSS_15_ADDR : max96793_regs.h
• CROSS15_I_VTX_Z_CROSS_15_MASK : max96793_regs.h
• CROSS15_I_VTX_Z_CROSS_15_POS : max96793_regs.h
• CROSS15_VRX_Y_CROSS_15_ADDR : max96792_regs.h
• CROSS15_VRX_Y_CROSS_15_MASK : max96792_regs.h
• CROSS15_VRX_Y_CROSS_15_POS : max96792_regs.h
• CROSS15_VRX_Z_CROSS_15_ADDR : max96792_regs.h
• CROSS15_VRX_Z_CROSS_15_MASK : max96792_regs.h
• CROSS15_VRX_Z_CROSS_15_POS : max96792_regs.h
• CROSS15_VTX_Z_CROSS_15_ADDR : max96793_regs.h
• CROSS15_VTX_Z_CROSS_15_MASK : max96793_regs.h
• CROSS15_VTX_Z_CROSS_15_POS : max96793_regs.h
• CROSS16_F_VRX_Y_CROSS_16_ADDR : max96792_regs.h
• CROSS16_F_VRX_Y_CROSS_16_MASK : max96792_regs.h
• CROSS16_F_VRX_Y_CROSS_16_POS : max96792_regs.h
• CROSS16_F_VRX_Z_CROSS_16_ADDR : max96792_regs.h
• CROSS16_F_VRX_Z_CROSS_16_MASK : max96792_regs.h
• CROSS16_F_VRX_Z_CROSS_16_POS : max96792_regs.h
• CROSS16_F_VTX_Z_CROSS_16_ADDR : max96793_regs.h
• CROSS16_F_VTX_Z_CROSS_16_MASK : max96793_regs.h
• CROSS16_F_VTX_Z_CROSS_16_POS : max96793_regs.h
• CROSS16_I_VRX_Y_CROSS_16_ADDR : max96792_regs.h
• CROSS16_I_VRX_Y_CROSS_16_MASK : max96792_regs.h
• CROSS16_I_VRX_Y_CROSS_16_POS : max96792_regs.h
• CROSS16_I_VRX_Z_CROSS_16_ADDR : max96792_regs.h
• CROSS16_I_VRX_Z_CROSS_16_MASK : max96792_regs.h
• CROSS16_I_VRX_Z_CROSS_16_POS : max96792_regs.h
• CROSS16_I_VTX_Z_CROSS_16_ADDR : max96793_regs.h
• CROSS16_I_VTX_Z_CROSS_16_MASK : max96793_regs.h
• CROSS16_I_VTX_Z_CROSS_16_POS : max96793_regs.h
• CROSS16_VRX_Y_CROSS_16_ADDR : max96792_regs.h
• CROSS16_VRX_Y_CROSS_16_MASK : max96792_regs.h
• CROSS16_VRX_Y_CROSS_16_POS : max96792_regs.h
• CROSS16_VRX_Z_CROSS_16_ADDR : max96792_regs.h
• CROSS16_VRX_Z_CROSS_16_MASK : max96792_regs.h
• CROSS16_VRX_Z_CROSS_16_POS : max96792_regs.h
• CROSS16_VTX_Z_CROSS_16_ADDR : max96793_regs.h
• CROSS16_VTX_Z_CROSS_16_MASK : max96793_regs.h
• CROSS16_VTX_Z_CROSS_16_POS : max96793_regs.h
• CROSS17_F_VRX_Y_CROSS_17_ADDR : max96792_regs.h
• CROSS17_F_VRX_Y_CROSS_17_MASK : max96792_regs.h
• CROSS17_F_VRX_Y_CROSS_17_POS : max96792_regs.h
• CROSS17_F_VRX_Z_CROSS_17_ADDR : max96792_regs.h
• CROSS17_F_VRX_Z_CROSS_17_MASK : max96792_regs.h
• CROSS17_F_VRX_Z_CROSS_17_POS : max96792_regs.h
• CROSS17_F_VTX_Z_CROSS_17_ADDR : max96793_regs.h
• CROSS17_F_VTX_Z_CROSS_17_MASK : max96793_regs.h
• CROSS17_F_VTX_Z_CROSS_17_POS : max96793_regs.h
• CROSS17_I_VRX_Y_CROSS_17_ADDR : max96792_regs.h
• CROSS17_I_VRX_Y_CROSS_17_MASK : max96792_regs.h
• CROSS17_I_VRX_Y_CROSS_17_POS : max96792_regs.h
• CROSS17_I_VRX_Z_CROSS_17_ADDR : max96792_regs.h
• CROSS17_I_VRX_Z_CROSS_17_MASK : max96792_regs.h
• CROSS17_I_VRX_Z_CROSS_17_POS : max96792_regs.h
• CROSS17_I_VTX_Z_CROSS_17_ADDR : max96793_regs.h
• CROSS17_I_VTX_Z_CROSS_17_MASK : max96793_regs.h
• CROSS17_I_VTX_Z_CROSS_17_POS : max96793_regs.h
• CROSS17_VRX_Y_CROSS_17_ADDR : max96792_regs.h
• CROSS17_VRX_Y_CROSS_17_MASK : max96792_regs.h
• CROSS17_VRX_Y_CROSS_17_POS : max96792_regs.h
• CROSS17_VRX_Z_CROSS_17_ADDR : max96792_regs.h
• CROSS17_VRX_Z_CROSS_17_MASK : max96792_regs.h
• CROSS17_VRX_Z_CROSS_17_POS : max96792_regs.h
• CROSS17_VTX_Z_CROSS_17_ADDR : max96793_regs.h
• CROSS17_VTX_Z_CROSS_17_MASK : max96793_regs.h
• CROSS17_VTX_Z_CROSS_17_POS : max96793_regs.h
• CROSS18_F_VRX_Y_CROSS_18_ADDR : max96792_regs.h
• CROSS18_F_VRX_Y_CROSS_18_MASK : max96792_regs.h
• CROSS18_F_VRX_Y_CROSS_18_POS : max96792_regs.h
• CROSS18_F_VRX_Z_CROSS_18_ADDR : max96792_regs.h
• CROSS18_F_VRX_Z_CROSS_18_MASK : max96792_regs.h
• CROSS18_F_VRX_Z_CROSS_18_POS : max96792_regs.h
• CROSS18_F_VTX_Z_CROSS_18_ADDR : max96793_regs.h
• CROSS18_F_VTX_Z_CROSS_18_MASK : max96793_regs.h
• CROSS18_F_VTX_Z_CROSS_18_POS : max96793_regs.h
• CROSS18_I_VRX_Y_CROSS_18_ADDR : max96792_regs.h
• CROSS18_I_VRX_Y_CROSS_18_MASK : max96792_regs.h
• CROSS18_I_VRX_Y_CROSS_18_POS : max96792_regs.h
• CROSS18_I_VRX_Z_CROSS_18_ADDR : max96792_regs.h
• CROSS18_I_VRX_Z_CROSS_18_MASK : max96792_regs.h
• CROSS18_I_VRX_Z_CROSS_18_POS : max96792_regs.h
• CROSS18_I_VTX_Z_CROSS_18_ADDR : max96793_regs.h
• CROSS18_I_VTX_Z_CROSS_18_MASK : max96793_regs.h
• CROSS18_I_VTX_Z_CROSS_18_POS : max96793_regs.h
• CROSS18_VRX_Y_CROSS_18_ADDR : max96792_regs.h
• CROSS18_VRX_Y_CROSS_18_MASK : max96792_regs.h
• CROSS18_VRX_Y_CROSS_18_POS : max96792_regs.h
• CROSS18_VRX_Z_CROSS_18_ADDR : max96792_regs.h
• CROSS18_VRX_Z_CROSS_18_MASK : max96792_regs.h
• CROSS18_VRX_Z_CROSS_18_POS : max96792_regs.h
• CROSS18_VTX_Z_CROSS_18_ADDR : max96793_regs.h
• CROSS18_VTX_Z_CROSS_18_MASK : max96793_regs.h
• CROSS18_VTX_Z_CROSS_18_POS : max96793_regs.h
• CROSS19_F_VRX_Y_CROSS_19_ADDR : max96792_regs.h
• CROSS19_F_VRX_Y_CROSS_19_MASK : max96792_regs.h
• CROSS19_F_VRX_Y_CROSS_19_POS : max96792_regs.h
• CROSS19_F_VRX_Z_CROSS_19_ADDR : max96792_regs.h
• CROSS19_F_VRX_Z_CROSS_19_MASK : max96792_regs.h
• CROSS19_F_VRX_Z_CROSS_19_POS : max96792_regs.h
• CROSS19_F_VTX_Z_CROSS_19_ADDR : max96793_regs.h
• CROSS19_F_VTX_Z_CROSS_19_MASK : max96793_regs.h
• CROSS19_F_VTX_Z_CROSS_19_POS : max96793_regs.h
• CROSS19_I_VRX_Y_CROSS_19_ADDR : max96792_regs.h
• CROSS19_I_VRX_Y_CROSS_19_MASK : max96792_regs.h
• CROSS19_I_VRX_Y_CROSS_19_POS : max96792_regs.h
• CROSS19_I_VRX_Z_CROSS_19_ADDR : max96792_regs.h
• CROSS19_I_VRX_Z_CROSS_19_MASK : max96792_regs.h
• CROSS19_I_VRX_Z_CROSS_19_POS : max96792_regs.h
• CROSS19_I_VTX_Z_CROSS_19_ADDR : max96793_regs.h
• CROSS19_I_VTX_Z_CROSS_19_MASK : max96793_regs.h
• CROSS19_I_VTX_Z_CROSS_19_POS : max96793_regs.h
• CROSS19_VRX_Y_CROSS_19_ADDR : max96792_regs.h
• CROSS19_VRX_Y_CROSS_19_MASK : max96792_regs.h
• CROSS19_VRX_Y_CROSS_19_POS : max96792_regs.h
• CROSS19_VRX_Z_CROSS_19_ADDR : max96792_regs.h
• CROSS19_VRX_Z_CROSS_19_MASK : max96792_regs.h
• CROSS19_VRX_Z_CROSS_19_POS : max96792_regs.h
• CROSS19_VTX_Z_CROSS_19_ADDR : max96793_regs.h
• CROSS19_VTX_Z_CROSS_19_MASK : max96793_regs.h
• CROSS19_VTX_Z_CROSS_19_POS : max96793_regs.h
• CROSS1_F_VRX_Y_CROSS_1_ADDR : max96792_regs.h
• CROSS1_F_VRX_Y_CROSS_1_MASK : max96792_regs.h
• CROSS1_F_VRX_Y_CROSS_1_POS : max96792_regs.h
• CROSS1_F_VRX_Z_CROSS_1_ADDR : max96792_regs.h
• CROSS1_F_VRX_Z_CROSS_1_MASK : max96792_regs.h
• CROSS1_F_VRX_Z_CROSS_1_POS : max96792_regs.h
• CROSS1_F_VTX_Z_CROSS_1_ADDR : max96793_regs.h
• CROSS1_F_VTX_Z_CROSS_1_MASK : max96793_regs.h
• CROSS1_F_VTX_Z_CROSS_1_POS : max96793_regs.h
• CROSS1_I_VRX_Y_CROSS_1_ADDR : max96792_regs.h
• CROSS1_I_VRX_Y_CROSS_1_MASK : max96792_regs.h
• CROSS1_I_VRX_Y_CROSS_1_POS : max96792_regs.h
• CROSS1_I_VRX_Z_CROSS_1_ADDR : max96792_regs.h
• CROSS1_I_VRX_Z_CROSS_1_MASK : max96792_regs.h
• CROSS1_I_VRX_Z_CROSS_1_POS : max96792_regs.h
• CROSS1_I_VTX_Z_CROSS_1_ADDR : max96793_regs.h
• CROSS1_I_VTX_Z_CROSS_1_MASK : max96793_regs.h
• CROSS1_I_VTX_Z_CROSS_1_POS : max96793_regs.h
• CROSS1_VRX_Y_CROSS_1_ADDR : max96792_regs.h
• CROSS1_VRX_Y_CROSS_1_MASK : max96792_regs.h
• CROSS1_VRX_Y_CROSS_1_POS : max96792_regs.h
• CROSS1_VRX_Z_CROSS_1_ADDR : max96792_regs.h
• CROSS1_VRX_Z_CROSS_1_MASK : max96792_regs.h
• CROSS1_VRX_Z_CROSS_1_POS : max96792_regs.h
• CROSS1_VTX_Z_CROSS_1_ADDR : max96793_regs.h
• CROSS1_VTX_Z_CROSS_1_MASK : max96793_regs.h
• CROSS1_VTX_Z_CROSS_1_POS : max96793_regs.h
• CROSS20_F_VRX_Y_CROSS_20_ADDR : max96792_regs.h
• CROSS20_F_VRX_Y_CROSS_20_MASK : max96792_regs.h
• CROSS20_F_VRX_Y_CROSS_20_POS : max96792_regs.h
• CROSS20_F_VRX_Z_CROSS_20_ADDR : max96792_regs.h
• CROSS20_F_VRX_Z_CROSS_20_MASK : max96792_regs.h
• CROSS20_F_VRX_Z_CROSS_20_POS : max96792_regs.h
• CROSS20_F_VTX_Z_CROSS_20_ADDR : max96793_regs.h
• CROSS20_F_VTX_Z_CROSS_20_MASK : max96793_regs.h
• CROSS20_F_VTX_Z_CROSS_20_POS : max96793_regs.h
• CROSS20_I_VRX_Y_CROSS_20_ADDR : max96792_regs.h
• CROSS20_I_VRX_Y_CROSS_20_MASK : max96792_regs.h
• CROSS20_I_VRX_Y_CROSS_20_POS : max96792_regs.h
• CROSS20_I_VRX_Z_CROSS_20_ADDR : max96792_regs.h
• CROSS20_I_VRX_Z_CROSS_20_MASK : max96792_regs.h
• CROSS20_I_VRX_Z_CROSS_20_POS : max96792_regs.h
• CROSS20_I_VTX_Z_CROSS_20_ADDR : max96793_regs.h
• CROSS20_I_VTX_Z_CROSS_20_MASK : max96793_regs.h
• CROSS20_I_VTX_Z_CROSS_20_POS : max96793_regs.h
• CROSS20_VRX_Y_CROSS_20_ADDR : max96792_regs.h
• CROSS20_VRX_Y_CROSS_20_MASK : max96792_regs.h
• CROSS20_VRX_Y_CROSS_20_POS : max96792_regs.h
• CROSS20_VRX_Z_CROSS_20_ADDR : max96792_regs.h
• CROSS20_VRX_Z_CROSS_20_MASK : max96792_regs.h
• CROSS20_VRX_Z_CROSS_20_POS : max96792_regs.h
• CROSS20_VTX_Z_CROSS_20_ADDR : max96793_regs.h
• CROSS20_VTX_Z_CROSS_20_MASK : max96793_regs.h
• CROSS20_VTX_Z_CROSS_20_POS : max96793_regs.h
• CROSS21_F_VRX_Y_CROSS_21_ADDR : max96792_regs.h
• CROSS21_F_VRX_Y_CROSS_21_MASK : max96792_regs.h
• CROSS21_F_VRX_Y_CROSS_21_POS : max96792_regs.h
• CROSS21_F_VRX_Z_CROSS_21_ADDR : max96792_regs.h
• CROSS21_F_VRX_Z_CROSS_21_MASK : max96792_regs.h
• CROSS21_F_VRX_Z_CROSS_21_POS : max96792_regs.h
• CROSS21_F_VTX_Z_CROSS_21_ADDR : max96793_regs.h
• CROSS21_F_VTX_Z_CROSS_21_MASK : max96793_regs.h
• CROSS21_F_VTX_Z_CROSS_21_POS : max96793_regs.h
• CROSS21_I_VRX_Y_CROSS_21_ADDR : max96792_regs.h
• CROSS21_I_VRX_Y_CROSS_21_MASK : max96792_regs.h
• CROSS21_I_VRX_Y_CROSS_21_POS : max96792_regs.h
• CROSS21_I_VRX_Z_CROSS_21_ADDR : max96792_regs.h
• CROSS21_I_VRX_Z_CROSS_21_MASK : max96792_regs.h
• CROSS21_I_VRX_Z_CROSS_21_POS : max96792_regs.h
• CROSS21_I_VTX_Z_CROSS_21_ADDR : max96793_regs.h
• CROSS21_I_VTX_Z_CROSS_21_MASK : max96793_regs.h
• CROSS21_I_VTX_Z_CROSS_21_POS : max96793_regs.h
• CROSS21_VRX_Y_CROSS_21_ADDR : max96792_regs.h
• CROSS21_VRX_Y_CROSS_21_MASK : max96792_regs.h
• CROSS21_VRX_Y_CROSS_21_POS : max96792_regs.h
• CROSS21_VRX_Z_CROSS_21_ADDR : max96792_regs.h
• CROSS21_VRX_Z_CROSS_21_MASK : max96792_regs.h
• CROSS21_VRX_Z_CROSS_21_POS : max96792_regs.h
• CROSS21_VTX_Z_CROSS_21_ADDR : max96793_regs.h
• CROSS21_VTX_Z_CROSS_21_MASK : max96793_regs.h
• CROSS21_VTX_Z_CROSS_21_POS : max96793_regs.h
• CROSS22_F_VRX_Y_CROSS_22_ADDR : max96792_regs.h
• CROSS22_F_VRX_Y_CROSS_22_MASK : max96792_regs.h
• CROSS22_F_VRX_Y_CROSS_22_POS : max96792_regs.h
• CROSS22_F_VRX_Z_CROSS_22_ADDR : max96792_regs.h
• CROSS22_F_VRX_Z_CROSS_22_MASK : max96792_regs.h
• CROSS22_F_VRX_Z_CROSS_22_POS : max96792_regs.h
• CROSS22_F_VTX_Z_CROSS_22_ADDR : max96793_regs.h
• CROSS22_F_VTX_Z_CROSS_22_MASK : max96793_regs.h
• CROSS22_F_VTX_Z_CROSS_22_POS : max96793_regs.h
• CROSS22_I_VRX_Y_CROSS_22_ADDR : max96792_regs.h
• CROSS22_I_VRX_Y_CROSS_22_MASK : max96792_regs.h
• CROSS22_I_VRX_Y_CROSS_22_POS : max96792_regs.h
• CROSS22_I_VRX_Z_CROSS_22_ADDR : max96792_regs.h
• CROSS22_I_VRX_Z_CROSS_22_MASK : max96792_regs.h
• CROSS22_I_VRX_Z_CROSS_22_POS : max96792_regs.h
• CROSS22_I_VTX_Z_CROSS_22_ADDR : max96793_regs.h
• CROSS22_I_VTX_Z_CROSS_22_MASK : max96793_regs.h
• CROSS22_I_VTX_Z_CROSS_22_POS : max96793_regs.h
• CROSS22_VRX_Y_CROSS_22_ADDR : max96792_regs.h
• CROSS22_VRX_Y_CROSS_22_MASK : max96792_regs.h
• CROSS22_VRX_Y_CROSS_22_POS : max96792_regs.h
• CROSS22_VRX_Z_CROSS_22_ADDR : max96792_regs.h
• CROSS22_VRX_Z_CROSS_22_MASK : max96792_regs.h
• CROSS22_VRX_Z_CROSS_22_POS : max96792_regs.h
• CROSS22_VTX_Z_CROSS_22_ADDR : max96793_regs.h
• CROSS22_VTX_Z_CROSS_22_MASK : max96793_regs.h
• CROSS22_VTX_Z_CROSS_22_POS : max96793_regs.h
• CROSS23_F_VRX_Y_CROSS_23_ADDR : max96792_regs.h
• CROSS23_F_VRX_Y_CROSS_23_MASK : max96792_regs.h
• CROSS23_F_VRX_Y_CROSS_23_POS : max96792_regs.h
• CROSS23_F_VRX_Z_CROSS_23_ADDR : max96792_regs.h
• CROSS23_F_VRX_Z_CROSS_23_MASK : max96792_regs.h
• CROSS23_F_VRX_Z_CROSS_23_POS : max96792_regs.h
• CROSS23_F_VTX_Z_CROSS_23_ADDR : max96793_regs.h
• CROSS23_F_VTX_Z_CROSS_23_MASK : max96793_regs.h
• CROSS23_F_VTX_Z_CROSS_23_POS : max96793_regs.h
• CROSS23_I_VRX_Y_CROSS_23_ADDR : max96792_regs.h
• CROSS23_I_VRX_Y_CROSS_23_MASK : max96792_regs.h
• CROSS23_I_VRX_Y_CROSS_23_POS : max96792_regs.h
• CROSS23_I_VRX_Z_CROSS_23_ADDR : max96792_regs.h
• CROSS23_I_VRX_Z_CROSS_23_MASK : max96792_regs.h
• CROSS23_I_VRX_Z_CROSS_23_POS : max96792_regs.h
• CROSS23_I_VTX_Z_CROSS_23_ADDR : max96793_regs.h
• CROSS23_I_VTX_Z_CROSS_23_MASK : max96793_regs.h
• CROSS23_I_VTX_Z_CROSS_23_POS : max96793_regs.h
• CROSS23_VRX_Y_CROSS_23_ADDR : max96792_regs.h
• CROSS23_VRX_Y_CROSS_23_MASK : max96792_regs.h
• CROSS23_VRX_Y_CROSS_23_POS : max96792_regs.h
• CROSS23_VRX_Z_CROSS_23_ADDR : max96792_regs.h
• CROSS23_VRX_Z_CROSS_23_MASK : max96792_regs.h
• CROSS23_VRX_Z_CROSS_23_POS : max96792_regs.h
• CROSS23_VTX_Z_CROSS_23_ADDR : max96793_regs.h
• CROSS23_VTX_Z_CROSS_23_MASK : max96793_regs.h
• CROSS23_VTX_Z_CROSS_23_POS : max96793_regs.h
• CROSS27_F_VRX_Y_CROSS_27_ADDR : max96792_regs.h
• CROSS27_F_VRX_Y_CROSS_27_MASK : max96792_regs.h
• CROSS27_F_VRX_Y_CROSS_27_POS : max96792_regs.h
• CROSS27_F_VRX_Z_CROSS_27_ADDR : max96792_regs.h
• CROSS27_F_VRX_Z_CROSS_27_MASK : max96792_regs.h
• CROSS27_F_VRX_Z_CROSS_27_POS : max96792_regs.h
• CROSS27_I_VRX_Y_CROSS_27_ADDR : max96792_regs.h
• CROSS27_I_VRX_Y_CROSS_27_MASK : max96792_regs.h
• CROSS27_I_VRX_Y_CROSS_27_POS : max96792_regs.h
• CROSS27_I_VRX_Z_CROSS_27_ADDR : max96792_regs.h
• CROSS27_I_VRX_Z_CROSS_27_MASK : max96792_regs.h
• CROSS27_I_VRX_Z_CROSS_27_POS : max96792_regs.h
• CROSS27_VRX_Y_CROSS_27_ADDR : max96792_regs.h
• CROSS27_VRX_Y_CROSS_27_MASK : max96792_regs.h
• CROSS27_VRX_Y_CROSS_27_POS : max96792_regs.h
• CROSS27_VRX_Z_CROSS_27_ADDR : max96792_regs.h
• CROSS27_VRX_Z_CROSS_27_MASK : max96792_regs.h
• CROSS27_VRX_Z_CROSS_27_POS : max96792_regs.h
• CROSS28_F_VRX_Y_CROSS_28_ADDR : max96792_regs.h
• CROSS28_F_VRX_Y_CROSS_28_MASK : max96792_regs.h
• CROSS28_F_VRX_Y_CROSS_28_POS : max96792_regs.h
• CROSS28_F_VRX_Z_CROSS_28_ADDR : max96792_regs.h
• CROSS28_F_VRX_Z_CROSS_28_MASK : max96792_regs.h
• CROSS28_F_VRX_Z_CROSS_28_POS : max96792_regs.h
• CROSS28_I_VRX_Y_CROSS_28_ADDR : max96792_regs.h
• CROSS28_I_VRX_Y_CROSS_28_MASK : max96792_regs.h
• CROSS28_I_VRX_Y_CROSS_28_POS : max96792_regs.h
• CROSS28_I_VRX_Z_CROSS_28_ADDR : max96792_regs.h
• CROSS28_I_VRX_Z_CROSS_28_MASK : max96792_regs.h
• CROSS28_I_VRX_Z_CROSS_28_POS : max96792_regs.h
• CROSS28_VRX_Y_CROSS_28_ADDR : max96792_regs.h
• CROSS28_VRX_Y_CROSS_28_MASK : max96792_regs.h
• CROSS28_VRX_Y_CROSS_28_POS : max96792_regs.h
• CROSS28_VRX_Z_CROSS_28_ADDR : max96792_regs.h
• CROSS28_VRX_Z_CROSS_28_MASK : max96792_regs.h
• CROSS28_VRX_Z_CROSS_28_POS : max96792_regs.h
• CROSS29_F_VRX_Y_CROSS_29_ADDR : max96792_regs.h
• CROSS29_F_VRX_Y_CROSS_29_MASK : max96792_regs.h
• CROSS29_F_VRX_Y_CROSS_29_POS : max96792_regs.h
• CROSS29_F_VRX_Z_CROSS_29_ADDR : max96792_regs.h
• CROSS29_F_VRX_Z_CROSS_29_MASK : max96792_regs.h
• CROSS29_F_VRX_Z_CROSS_29_POS : max96792_regs.h
• CROSS29_I_VRX_Y_CROSS_29_ADDR : max96792_regs.h
• CROSS29_I_VRX_Y_CROSS_29_MASK : max96792_regs.h
• CROSS29_I_VRX_Y_CROSS_29_POS : max96792_regs.h
• CROSS29_I_VRX_Z_CROSS_29_ADDR : max96792_regs.h
• CROSS29_I_VRX_Z_CROSS_29_MASK : max96792_regs.h
• CROSS29_I_VRX_Z_CROSS_29_POS : max96792_regs.h
• CROSS29_VRX_Y_CROSS_29_ADDR : max96792_regs.h
• CROSS29_VRX_Y_CROSS_29_MASK : max96792_regs.h
• CROSS29_VRX_Y_CROSS_29_POS : max96792_regs.h
• CROSS29_VRX_Z_CROSS_29_ADDR : max96792_regs.h
• CROSS29_VRX_Z_CROSS_29_MASK : max96792_regs.h
• CROSS29_VRX_Z_CROSS_29_POS : max96792_regs.h
• CROSS2_F_VRX_Y_CROSS_2_ADDR : max96792_regs.h
• CROSS2_F_VRX_Y_CROSS_2_MASK : max96792_regs.h
• CROSS2_F_VRX_Y_CROSS_2_POS : max96792_regs.h
• CROSS2_F_VRX_Z_CROSS_2_ADDR : max96792_regs.h
• CROSS2_F_VRX_Z_CROSS_2_MASK : max96792_regs.h
• CROSS2_F_VRX_Z_CROSS_2_POS : max96792_regs.h
• CROSS2_F_VTX_Z_CROSS_2_ADDR : max96793_regs.h
• CROSS2_F_VTX_Z_CROSS_2_MASK : max96793_regs.h
• CROSS2_F_VTX_Z_CROSS_2_POS : max96793_regs.h
• CROSS2_I_VRX_Y_CROSS_2_ADDR : max96792_regs.h
• CROSS2_I_VRX_Y_CROSS_2_MASK : max96792_regs.h
• CROSS2_I_VRX_Y_CROSS_2_POS : max96792_regs.h
• CROSS2_I_VRX_Z_CROSS_2_ADDR : max96792_regs.h
• CROSS2_I_VRX_Z_CROSS_2_MASK : max96792_regs.h
• CROSS2_I_VRX_Z_CROSS_2_POS : max96792_regs.h
• CROSS2_I_VTX_Z_CROSS_2_ADDR : max96793_regs.h
• CROSS2_I_VTX_Z_CROSS_2_MASK : max96793_regs.h
• CROSS2_I_VTX_Z_CROSS_2_POS : max96793_regs.h
• CROSS2_VRX_Y_CROSS_2_ADDR : max96792_regs.h
• CROSS2_VRX_Y_CROSS_2_MASK : max96792_regs.h
• CROSS2_VRX_Y_CROSS_2_POS : max96792_regs.h
• CROSS2_VRX_Z_CROSS_2_ADDR : max96792_regs.h
• CROSS2_VRX_Z_CROSS_2_MASK : max96792_regs.h
• CROSS2_VRX_Z_CROSS_2_POS : max96792_regs.h
• CROSS2_VTX_Z_CROSS_2_ADDR : max96793_regs.h
• CROSS2_VTX_Z_CROSS_2_MASK : max96793_regs.h
• CROSS2_VTX_Z_CROSS_2_POS : max96793_regs.h
• CROSS3_F_VRX_Y_CROSS_3_ADDR : max96792_regs.h
• CROSS3_F_VRX_Y_CROSS_3_MASK : max96792_regs.h
• CROSS3_F_VRX_Y_CROSS_3_POS : max96792_regs.h
• CROSS3_F_VRX_Z_CROSS_3_ADDR : max96792_regs.h
• CROSS3_F_VRX_Z_CROSS_3_MASK : max96792_regs.h
• CROSS3_F_VRX_Z_CROSS_3_POS : max96792_regs.h
• CROSS3_F_VTX_Z_CROSS_3_ADDR : max96793_regs.h
• CROSS3_F_VTX_Z_CROSS_3_MASK : max96793_regs.h
• CROSS3_F_VTX_Z_CROSS_3_POS : max96793_regs.h
• CROSS3_I_VRX_Y_CROSS_3_ADDR : max96792_regs.h
• CROSS3_I_VRX_Y_CROSS_3_MASK : max96792_regs.h
• CROSS3_I_VRX_Y_CROSS_3_POS : max96792_regs.h
• CROSS3_I_VRX_Z_CROSS_3_ADDR : max96792_regs.h
• CROSS3_I_VRX_Z_CROSS_3_MASK : max96792_regs.h
• CROSS3_I_VRX_Z_CROSS_3_POS : max96792_regs.h
• CROSS3_I_VTX_Z_CROSS_3_ADDR : max96793_regs.h
• CROSS3_I_VTX_Z_CROSS_3_MASK : max96793_regs.h
• CROSS3_I_VTX_Z_CROSS_3_POS : max96793_regs.h
• CROSS3_VRX_Y_CROSS_3_ADDR : max96792_regs.h
• CROSS3_VRX_Y_CROSS_3_MASK : max96792_regs.h
• CROSS3_VRX_Y_CROSS_3_POS : max96792_regs.h
• CROSS3_VRX_Z_CROSS_3_ADDR : max96792_regs.h
• CROSS3_VRX_Z_CROSS_3_MASK : max96792_regs.h
• CROSS3_VRX_Z_CROSS_3_POS : max96792_regs.h
• CROSS3_VTX_Z_CROSS_3_ADDR : max96793_regs.h
• CROSS3_VTX_Z_CROSS_3_MASK : max96793_regs.h
• CROSS3_VTX_Z_CROSS_3_POS : max96793_regs.h
• CROSS4_F_VRX_Y_CROSS_4_ADDR : max96792_regs.h
• CROSS4_F_VRX_Y_CROSS_4_MASK : max96792_regs.h
• CROSS4_F_VRX_Y_CROSS_4_POS : max96792_regs.h
• CROSS4_F_VRX_Z_CROSS_4_ADDR : max96792_regs.h
• CROSS4_F_VRX_Z_CROSS_4_MASK : max96792_regs.h
• CROSS4_F_VRX_Z_CROSS_4_POS : max96792_regs.h
• CROSS4_F_VTX_Z_CROSS_4_ADDR : max96793_regs.h
• CROSS4_F_VTX_Z_CROSS_4_MASK : max96793_regs.h
• CROSS4_F_VTX_Z_CROSS_4_POS : max96793_regs.h
• CROSS4_I_VRX_Y_CROSS_4_ADDR : max96792_regs.h
• CROSS4_I_VRX_Y_CROSS_4_MASK : max96792_regs.h
• CROSS4_I_VRX_Y_CROSS_4_POS : max96792_regs.h
• CROSS4_I_VRX_Z_CROSS_4_ADDR : max96792_regs.h
• CROSS4_I_VRX_Z_CROSS_4_MASK : max96792_regs.h
• CROSS4_I_VRX_Z_CROSS_4_POS : max96792_regs.h
• CROSS4_I_VTX_Z_CROSS_4_ADDR : max96793_regs.h
• CROSS4_I_VTX_Z_CROSS_4_MASK : max96793_regs.h
• CROSS4_I_VTX_Z_CROSS_4_POS : max96793_regs.h
• CROSS4_VRX_Y_CROSS_4_ADDR : max96792_regs.h
• CROSS4_VRX_Y_CROSS_4_MASK : max96792_regs.h
• CROSS4_VRX_Y_CROSS_4_POS : max96792_regs.h
• CROSS4_VRX_Z_CROSS_4_ADDR : max96792_regs.h
• CROSS4_VRX_Z_CROSS_4_MASK : max96792_regs.h
• CROSS4_VRX_Z_CROSS_4_POS : max96792_regs.h
• CROSS4_VTX_Z_CROSS_4_ADDR : max96793_regs.h
• CROSS4_VTX_Z_CROSS_4_MASK : max96793_regs.h
• CROSS4_VTX_Z_CROSS_4_POS : max96793_regs.h
• CROSS5_F_VRX_Y_CROSS_5_ADDR : max96792_regs.h
• CROSS5_F_VRX_Y_CROSS_5_MASK : max96792_regs.h
• CROSS5_F_VRX_Y_CROSS_5_POS : max96792_regs.h
• CROSS5_F_VRX_Z_CROSS_5_ADDR : max96792_regs.h
• CROSS5_F_VRX_Z_CROSS_5_MASK : max96792_regs.h
• CROSS5_F_VRX_Z_CROSS_5_POS : max96792_regs.h
• CROSS5_F_VTX_Z_CROSS_5_ADDR : max96793_regs.h
• CROSS5_F_VTX_Z_CROSS_5_MASK : max96793_regs.h
• CROSS5_F_VTX_Z_CROSS_5_POS : max96793_regs.h
• CROSS5_I_VRX_Y_CROSS_5_ADDR : max96792_regs.h
• CROSS5_I_VRX_Y_CROSS_5_MASK : max96792_regs.h
• CROSS5_I_VRX_Y_CROSS_5_POS : max96792_regs.h
• CROSS5_I_VRX_Z_CROSS_5_ADDR : max96792_regs.h
• CROSS5_I_VRX_Z_CROSS_5_MASK : max96792_regs.h
• CROSS5_I_VRX_Z_CROSS_5_POS : max96792_regs.h
• CROSS5_I_VTX_Z_CROSS_5_ADDR : max96793_regs.h
• CROSS5_I_VTX_Z_CROSS_5_MASK : max96793_regs.h
• CROSS5_I_VTX_Z_CROSS_5_POS : max96793_regs.h
• CROSS5_VRX_Y_CROSS_5_ADDR : max96792_regs.h
• CROSS5_VRX_Y_CROSS_5_MASK : max96792_regs.h
• CROSS5_VRX_Y_CROSS_5_POS : max96792_regs.h
• CROSS5_VRX_Z_CROSS_5_ADDR : max96792_regs.h
• CROSS5_VRX_Z_CROSS_5_MASK : max96792_regs.h
• CROSS5_VRX_Z_CROSS_5_POS : max96792_regs.h
• CROSS5_VTX_Z_CROSS_5_ADDR : max96793_regs.h
• CROSS5_VTX_Z_CROSS_5_MASK : max96793_regs.h
• CROSS5_VTX_Z_CROSS_5_POS : max96793_regs.h
• CROSS6_F_VRX_Y_CROSS_6_ADDR : max96792_regs.h
• CROSS6_F_VRX_Y_CROSS_6_MASK : max96792_regs.h
• CROSS6_F_VRX_Y_CROSS_6_POS : max96792_regs.h
• CROSS6_F_VRX_Z_CROSS_6_ADDR : max96792_regs.h
• CROSS6_F_VRX_Z_CROSS_6_MASK : max96792_regs.h
• CROSS6_F_VRX_Z_CROSS_6_POS : max96792_regs.h
• CROSS6_F_VTX_Z_CROSS_6_ADDR : max96793_regs.h
• CROSS6_F_VTX_Z_CROSS_6_MASK : max96793_regs.h
• CROSS6_F_VTX_Z_CROSS_6_POS : max96793_regs.h
• CROSS6_I_VRX_Y_CROSS_6_ADDR : max96792_regs.h
• CROSS6_I_VRX_Y_CROSS_6_MASK : max96792_regs.h
• CROSS6_I_VRX_Y_CROSS_6_POS : max96792_regs.h
• CROSS6_I_VRX_Z_CROSS_6_ADDR : max96792_regs.h
• CROSS6_I_VRX_Z_CROSS_6_MASK : max96792_regs.h
• CROSS6_I_VRX_Z_CROSS_6_POS : max96792_regs.h
• CROSS6_I_VTX_Z_CROSS_6_ADDR : max96793_regs.h
• CROSS6_I_VTX_Z_CROSS_6_MASK : max96793_regs.h
• CROSS6_I_VTX_Z_CROSS_6_POS : max96793_regs.h
• CROSS6_VRX_Y_CROSS_6_ADDR : max96792_regs.h
• CROSS6_VRX_Y_CROSS_6_MASK : max96792_regs.h
• CROSS6_VRX_Y_CROSS_6_POS : max96792_regs.h
• CROSS6_VRX_Z_CROSS_6_ADDR : max96792_regs.h
• CROSS6_VRX_Z_CROSS_6_MASK : max96792_regs.h
• CROSS6_VRX_Z_CROSS_6_POS : max96792_regs.h
• CROSS6_VTX_Z_CROSS_6_ADDR : max96793_regs.h
• CROSS6_VTX_Z_CROSS_6_MASK : max96793_regs.h
• CROSS6_VTX_Z_CROSS_6_POS : max96793_regs.h
• CROSS7_F_VRX_Y_CROSS_7_ADDR : max96792_regs.h
• CROSS7_F_VRX_Y_CROSS_7_MASK : max96792_regs.h
• CROSS7_F_VRX_Y_CROSS_7_POS : max96792_regs.h
• CROSS7_F_VRX_Z_CROSS_7_ADDR : max96792_regs.h
• CROSS7_F_VRX_Z_CROSS_7_MASK : max96792_regs.h
• CROSS7_F_VRX_Z_CROSS_7_POS : max96792_regs.h
• CROSS7_F_VTX_Z_CROSS_7_ADDR : max96793_regs.h
• CROSS7_F_VTX_Z_CROSS_7_MASK : max96793_regs.h
• CROSS7_F_VTX_Z_CROSS_7_POS : max96793_regs.h
• CROSS7_I_VRX_Y_CROSS_7_ADDR : max96792_regs.h
• CROSS7_I_VRX_Y_CROSS_7_MASK : max96792_regs.h
• CROSS7_I_VRX_Y_CROSS_7_POS : max96792_regs.h
• CROSS7_I_VRX_Z_CROSS_7_ADDR : max96792_regs.h
• CROSS7_I_VRX_Z_CROSS_7_MASK : max96792_regs.h
• CROSS7_I_VRX_Z_CROSS_7_POS : max96792_regs.h
• CROSS7_I_VTX_Z_CROSS_7_ADDR : max96793_regs.h
• CROSS7_I_VTX_Z_CROSS_7_MASK : max96793_regs.h
• CROSS7_I_VTX_Z_CROSS_7_POS : max96793_regs.h
• CROSS7_VRX_Y_CROSS_7_ADDR : max96792_regs.h
• CROSS7_VRX_Y_CROSS_7_MASK : max96792_regs.h
• CROSS7_VRX_Y_CROSS_7_POS : max96792_regs.h
• CROSS7_VRX_Z_CROSS_7_ADDR : max96792_regs.h
• CROSS7_VRX_Z_CROSS_7_MASK : max96792_regs.h
• CROSS7_VRX_Z_CROSS_7_POS : max96792_regs.h
• CROSS7_VTX_Z_CROSS_7_ADDR : max96793_regs.h
• CROSS7_VTX_Z_CROSS_7_MASK : max96793_regs.h
• CROSS7_VTX_Z_CROSS_7_POS : max96793_regs.h
• CROSS8_F_VRX_Y_CROSS_8_ADDR : max96792_regs.h
• CROSS8_F_VRX_Y_CROSS_8_MASK : max96792_regs.h
• CROSS8_F_VRX_Y_CROSS_8_POS : max96792_regs.h
• CROSS8_F_VRX_Z_CROSS_8_ADDR : max96792_regs.h
• CROSS8_F_VRX_Z_CROSS_8_MASK : max96792_regs.h
• CROSS8_F_VRX_Z_CROSS_8_POS : max96792_regs.h
• CROSS8_F_VTX_Z_CROSS_8_ADDR : max96793_regs.h
• CROSS8_F_VTX_Z_CROSS_8_MASK : max96793_regs.h
• CROSS8_F_VTX_Z_CROSS_8_POS : max96793_regs.h
• CROSS8_I_VRX_Y_CROSS_8_ADDR : max96792_regs.h
• CROSS8_I_VRX_Y_CROSS_8_MASK : max96792_regs.h
• CROSS8_I_VRX_Y_CROSS_8_POS : max96792_regs.h
• CROSS8_I_VRX_Z_CROSS_8_ADDR : max96792_regs.h
• CROSS8_I_VRX_Z_CROSS_8_MASK : max96792_regs.h
• CROSS8_I_VRX_Z_CROSS_8_POS : max96792_regs.h
• CROSS8_I_VTX_Z_CROSS_8_ADDR : max96793_regs.h
• CROSS8_I_VTX_Z_CROSS_8_MASK : max96793_regs.h
• CROSS8_I_VTX_Z_CROSS_8_POS : max96793_regs.h
• CROSS8_VRX_Y_CROSS_8_ADDR : max96792_regs.h
• CROSS8_VRX_Y_CROSS_8_MASK : max96792_regs.h
• CROSS8_VRX_Y_CROSS_8_POS : max96792_regs.h
• CROSS8_VRX_Z_CROSS_8_ADDR : max96792_regs.h
• CROSS8_VRX_Z_CROSS_8_MASK : max96792_regs.h
• CROSS8_VRX_Z_CROSS_8_POS : max96792_regs.h
• CROSS8_VTX_Z_CROSS_8_ADDR : max96793_regs.h
• CROSS8_VTX_Z_CROSS_8_MASK : max96793_regs.h
• CROSS8_VTX_Z_CROSS_8_POS : max96793_regs.h
• CROSS9_F_VRX_Y_CROSS_9_ADDR : max96792_regs.h
• CROSS9_F_VRX_Y_CROSS_9_MASK : max96792_regs.h
• CROSS9_F_VRX_Y_CROSS_9_POS : max96792_regs.h
• CROSS9_F_VRX_Z_CROSS_9_ADDR : max96792_regs.h
• CROSS9_F_VRX_Z_CROSS_9_MASK : max96792_regs.h
• CROSS9_F_VRX_Z_CROSS_9_POS : max96792_regs.h
• CROSS9_F_VTX_Z_CROSS_9_ADDR : max96793_regs.h
• CROSS9_F_VTX_Z_CROSS_9_MASK : max96793_regs.h
• CROSS9_F_VTX_Z_CROSS_9_POS : max96793_regs.h
• CROSS9_I_VRX_Y_CROSS_9_ADDR : max96792_regs.h
• CROSS9_I_VRX_Y_CROSS_9_MASK : max96792_regs.h
• CROSS9_I_VRX_Y_CROSS_9_POS : max96792_regs.h
• CROSS9_I_VRX_Z_CROSS_9_ADDR : max96792_regs.h
• CROSS9_I_VRX_Z_CROSS_9_MASK : max96792_regs.h
• CROSS9_I_VRX_Z_CROSS_9_POS : max96792_regs.h
• CROSS9_I_VTX_Z_CROSS_9_ADDR : max96793_regs.h
• CROSS9_I_VTX_Z_CROSS_9_MASK : max96793_regs.h
• CROSS9_I_VTX_Z_CROSS_9_POS : max96793_regs.h
• CROSS9_VRX_Y_CROSS_9_ADDR : max96792_regs.h
• CROSS9_VRX_Y_CROSS_9_MASK : max96792_regs.h
• CROSS9_VRX_Y_CROSS_9_POS : max96792_regs.h
• CROSS9_VRX_Z_CROSS_9_ADDR : max96792_regs.h
• CROSS9_VRX_Z_CROSS_9_MASK : max96792_regs.h
• CROSS9_VRX_Z_CROSS_9_POS : max96792_regs.h
• CROSS9_VTX_Z_CROSS_9_ADDR : max96793_regs.h
• CROSS9_VTX_Z_CROSS_9_MASK : max96793_regs.h
• CROSS9_VTX_Z_CROSS_9_POS : max96793_regs.h
• CROSS_DE_F_VRX_Y_CROSS_DE_ADDR : max96792_regs.h
• CROSS_DE_F_VRX_Y_CROSS_DE_MASK : max96792_regs.h
• CROSS_DE_F_VRX_Y_CROSS_DE_POS : max96792_regs.h
• CROSS_DE_F_VRX_Z_CROSS_DE_ADDR : max96792_regs.h
• CROSS_DE_F_VRX_Z_CROSS_DE_MASK : max96792_regs.h
• CROSS_DE_F_VRX_Z_CROSS_DE_POS : max96792_regs.h
• CROSS_DE_I_VRX_Y_CROSS_DE_ADDR : max96792_regs.h
• CROSS_DE_I_VRX_Y_CROSS_DE_MASK : max96792_regs.h
• CROSS_DE_I_VRX_Y_CROSS_DE_POS : max96792_regs.h
• CROSS_DE_I_VRX_Z_CROSS_DE_ADDR : max96792_regs.h
• CROSS_DE_I_VRX_Z_CROSS_DE_MASK : max96792_regs.h
• CROSS_DE_I_VRX_Z_CROSS_DE_POS : max96792_regs.h
• CROSS_DE_VRX_Y_CROSS_DE_ADDR : max96792_regs.h
• CROSS_DE_VRX_Y_CROSS_DE_MASK : max96792_regs.h
• CROSS_DE_VRX_Y_CROSS_DE_POS : max96792_regs.h
• CROSS_DE_VRX_Z_CROSS_DE_ADDR : max96792_regs.h
• CROSS_DE_VRX_Z_CROSS_DE_MASK : max96792_regs.h
• CROSS_DE_VRX_Z_CROSS_DE_POS : max96792_regs.h
• CROSS_HS_F_VRX_Y_CROSS_HS_ADDR : max96792_regs.h
• CROSS_HS_F_VRX_Y_CROSS_HS_MASK : max96792_regs.h
• CROSS_HS_F_VRX_Y_CROSS_HS_POS : max96792_regs.h
• CROSS_HS_F_VRX_Z_CROSS_HS_ADDR : max96792_regs.h
• CROSS_HS_F_VRX_Z_CROSS_HS_MASK : max96792_regs.h
• CROSS_HS_F_VRX_Z_CROSS_HS_POS : max96792_regs.h
• CROSS_HS_I_VRX_Y_CROSS_HS_ADDR : max96792_regs.h
• CROSS_HS_I_VRX_Y_CROSS_HS_MASK : max96792_regs.h
• CROSS_HS_I_VRX_Y_CROSS_HS_POS : max96792_regs.h
• CROSS_HS_I_VRX_Z_CROSS_HS_ADDR : max96792_regs.h
• CROSS_HS_I_VRX_Z_CROSS_HS_MASK : max96792_regs.h
• CROSS_HS_I_VRX_Z_CROSS_HS_POS : max96792_regs.h
• CROSS_HS_VRX_Y_CROSS_HS_ADDR : max96792_regs.h
• CROSS_HS_VRX_Y_CROSS_HS_MASK : max96792_regs.h
• CROSS_HS_VRX_Y_CROSS_HS_POS : max96792_regs.h
• CROSS_HS_VRX_Z_CROSS_HS_ADDR : max96792_regs.h
• CROSS_HS_VRX_Z_CROSS_HS_MASK : max96792_regs.h
• CROSS_HS_VRX_Z_CROSS_HS_POS : max96792_regs.h
• CROSS_VS_F_VRX_Y_CROSS_VS_ADDR : max96792_regs.h
• CROSS_VS_F_VRX_Y_CROSS_VS_MASK : max96792_regs.h
• CROSS_VS_F_VRX_Y_CROSS_VS_POS : max96792_regs.h
• CROSS_VS_F_VRX_Z_CROSS_VS_ADDR : max96792_regs.h
• CROSS_VS_F_VRX_Z_CROSS_VS_MASK : max96792_regs.h
• CROSS_VS_F_VRX_Z_CROSS_VS_POS : max96792_regs.h
• CROSS_VS_I_VRX_Y_CROSS_VS_ADDR : max96792_regs.h
• CROSS_VS_I_VRX_Y_CROSS_VS_MASK : max96792_regs.h
• CROSS_VS_I_VRX_Y_CROSS_VS_POS : max96792_regs.h
• CROSS_VS_I_VRX_Z_CROSS_VS_ADDR : max96792_regs.h
• CROSS_VS_I_VRX_Z_CROSS_VS_MASK : max96792_regs.h
• CROSS_VS_I_VRX_Z_CROSS_VS_POS : max96792_regs.h
• CROSS_VS_VRX_Y_CROSS_VS_ADDR : max96792_regs.h
• CROSS_VS_VRX_Y_CROSS_VS_MASK : max96792_regs.h
• CROSS_VS_VRX_Y_CROSS_VS_POS : max96792_regs.h
• CROSS_VS_VRX_Z_CROSS_VS_ADDR : max96792_regs.h
• CROSS_VS_VRX_Z_CROSS_VS_MASK : max96792_regs.h
• CROSS_VS_VRX_Z_CROSS_VS_POS : max96792_regs.h
• CROSSDE_F_VTX_Z_VTX42_ADDR : max96793_regs.h
• CROSSDE_F_VTX_Z_VTX42_MASK : max96793_regs.h
• CROSSDE_F_VTX_Z_VTX42_POS : max96793_regs.h
• CROSSDE_I_VTX_Z_VTX42_ADDR : max96793_regs.h
• CROSSDE_I_VTX_Z_VTX42_MASK : max96793_regs.h
• CROSSDE_I_VTX_Z_VTX42_POS : max96793_regs.h
• CROSSDE_VTX_Z_VTX42_ADDR : max96793_regs.h
• CROSSDE_VTX_Z_VTX42_MASK : max96793_regs.h
• CROSSDE_VTX_Z_VTX42_POS : max96793_regs.h
• CROSSHS_F_VTX_Z_VTX40_ADDR : max96793_regs.h
• CROSSHS_F_VTX_Z_VTX40_MASK : max96793_regs.h
• CROSSHS_F_VTX_Z_VTX40_POS : max96793_regs.h
• CROSSHS_I_VTX_Z_VTX40_ADDR : max96793_regs.h
• CROSSHS_I_VTX_Z_VTX40_MASK : max96793_regs.h
• CROSSHS_I_VTX_Z_VTX40_POS : max96793_regs.h
• CROSSHS_VTX_Z_VTX40_ADDR : max96793_regs.h
• CROSSHS_VTX_Z_VTX40_MASK : max96793_regs.h
• CROSSHS_VTX_Z_VTX40_POS : max96793_regs.h
• CROSSVS_F_VTX_Z_VTX41_ADDR : max96793_regs.h
• CROSSVS_F_VTX_Z_VTX41_MASK : max96793_regs.h
• CROSSVS_F_VTX_Z_VTX41_POS : max96793_regs.h
• CROSSVS_I_VTX_Z_VTX41_ADDR : max96793_regs.h
• CROSSVS_I_VTX_Z_VTX41_MASK : max96793_regs.h
• CROSSVS_I_VTX_Z_VTX41_POS : max96793_regs.h
• CROSSVS_VTX_Z_VTX41_ADDR : max96793_regs.h
• CROSSVS_VTX_Z_VTX41_MASK : max96793_regs.h
• CROSSVS_VTX_Z_VTX41_POS : max96793_regs.h
• CRULPCTRL_RLMS_A_RLMS46_ADDR : max96792_regs.h
• CRULPCTRL_RLMS_A_RLMS46_MASK : max96792_regs.h
• CRULPCTRL_RLMS_A_RLMS46_POS : max96792_regs.h
• CRULPCTRL_RLMS_B_RLMS46_ADDR : max96792_regs.h
• CRULPCTRL_RLMS_B_RLMS46_MASK : max96792_regs.h
• CRULPCTRL_RLMS_B_RLMS46_POS : max96792_regs.h
• CRULPCTRLSREN_RLMS_A_RLMS45_ADDR : max96792_regs.h
• CRULPCTRLSREN_RLMS_A_RLMS45_MASK : max96792_regs.h
• CRULPCTRLSREN_RLMS_A_RLMS45_POS : max96792_regs.h
• CRULPCTRLSREN_RLMS_B_RLMS45_ADDR : max96792_regs.h
• CRULPCTRLSREN_RLMS_B_RLMS45_MASK : max96792_regs.h
• CRULPCTRLSREN_RLMS_B_RLMS45_POS : max96792_regs.h
• CRUSSCSEL_RLMS_A_RLMS47_ADDR : max96792_regs.h
• CRUSSCSEL_RLMS_A_RLMS47_MASK : max96792_regs.h
• CRUSSCSEL_RLMS_A_RLMS47_POS : max96792_regs.h
• CRUSSCSEL_RLMS_B_RLMS47_ADDR : max96792_regs.h
• CRUSSCSEL_RLMS_B_RLMS47_MASK : max96792_regs.h
• CRUSSCSEL_RLMS_B_RLMS47_POS : max96792_regs.h
• CRUSSCSELSREN_RLMS_A_RLMS45_ADDR : max96792_regs.h
• CRUSSCSELSREN_RLMS_A_RLMS45_MASK : max96792_regs.h
• CRUSSCSELSREN_RLMS_A_RLMS45_POS : max96792_regs.h
• CRUSSCSELSREN_RLMS_B_RLMS45_ADDR : max96792_regs.h
• CRUSSCSELSREN_RLMS_B_RLMS45_MASK : max96792_regs.h
• CRUSSCSELSREN_RLMS_B_RLMS45_POS : max96792_regs.h
• CS : ad9144.h, ad9152.h
• CS_DEFAULT : ad917x_jesd_api.c
• CS_HIGH : spi_engine.h
• CS_LOW : spi_engine.h
• CS_MAX : ad9208_jesd_api.c
• CS_OFFSET : demux_spi.h
• CS_PWM_DUTY_NS : parameters.h
• cs_pwm_extra_init_params : parameters.c
• cs_pwm_init : parameters.c
• CS_PWM_PERIOD_NS : parameters.h
• CS_RD : ad9144.h, ad9152.h
• CSBSTALL : ad9144.h, ad9152.h
• CSD_LEN : sd.c
• CSI1_PKT_CNT_MIPI_RX_EXT_EXT22_ADDR : max96793_regs.h
• CSI1_PKT_CNT_MIPI_RX_EXT_EXT22_MASK : max96793_regs.h
• CSI1_PKT_CNT_MIPI_RX_EXT_EXT22_POS : max96793_regs.h
• CSI2_CPHY_EN_MIPI_TX_0_MIPI_TX10_ADDR : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_0_MIPI_TX10_MASK : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_0_MIPI_TX10_POS : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_1_MIPI_TX10_ADDR : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_1_MIPI_TX10_MASK : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_1_MIPI_TX10_POS : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_2_MIPI_TX10_ADDR : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_2_MIPI_TX10_MASK : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_2_MIPI_TX10_POS : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_3_MIPI_TX10_ADDR : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_3_MIPI_TX10_MASK : max96792_regs.h
• CSI2_CPHY_EN_MIPI_TX_3_MIPI_TX10_POS : max96792_regs.h
• CSI2_DUP1_PKT_CNT_MIPI_PHY_MIPI_PHY19_ADDR : max96792_regs.h
• CSI2_DUP1_PKT_CNT_MIPI_PHY_MIPI_PHY19_MASK : max96792_regs.h
• CSI2_DUP1_PKT_CNT_MIPI_PHY_MIPI_PHY19_POS : max96792_regs.h
• CSI2_DUP2_PKT_CNT_MIPI_PHY_MIPI_PHY19_ADDR : max96792_regs.h
• CSI2_DUP2_PKT_CNT_MIPI_PHY_MIPI_PHY19_MASK : max96792_regs.h
• CSI2_DUP2_PKT_CNT_MIPI_PHY_MIPI_PHY19_POS : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_0_MIPI_TX10_ADDR : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_0_MIPI_TX10_MASK : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_0_MIPI_TX10_POS : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_1_MIPI_TX10_ADDR : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_1_MIPI_TX10_MASK : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_1_MIPI_TX10_POS : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_2_MIPI_TX10_ADDR : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_2_MIPI_TX10_MASK : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_2_MIPI_TX10_POS : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_3_MIPI_TX10_ADDR : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_3_MIPI_TX10_MASK : max96792_regs.h
• CSI2_LANE_CNT_MIPI_TX_3_MIPI_TX10_POS : max96792_regs.h
• CSI2_TX1_PKT_CNT_MIPI_PHY_MIPI_PHY18_ADDR : max96792_regs.h
• CSI2_TX1_PKT_CNT_MIPI_PHY_MIPI_PHY18_MASK : max96792_regs.h
• CSI2_TX1_PKT_CNT_MIPI_PHY_MIPI_PHY18_POS : max96792_regs.h
• CSI2_TX2_PKT_CNT_MIPI_PHY_MIPI_PHY18_ADDR : max96792_regs.h
• CSI2_TX2_PKT_CNT_MIPI_PHY_MIPI_PHY18_MASK : max96792_regs.h
• CSI2_TX2_PKT_CNT_MIPI_PHY_MIPI_PHY18_POS : max96792_regs.h
• CSI2_TX_GAP_MIPI_TX_1_MIPI_TX7_ADDR : max96792_regs.h
• CSI2_TX_GAP_MIPI_TX_1_MIPI_TX7_MASK : max96792_regs.h
• CSI2_TX_GAP_MIPI_TX_1_MIPI_TX7_POS : max96792_regs.h
• CSI2_TX_GAP_MIPI_TX_2_MIPI_TX7_ADDR : max96792_regs.h
• CSI2_TX_GAP_MIPI_TX_2_MIPI_TX7_MASK : max96792_regs.h
• CSI2_TX_GAP_MIPI_TX_2_MIPI_TX7_POS : max96792_regs.h
• CSI_OUT_EN_BACKTOP_BACKTOP12_ADDR : max96792_regs.h
• CSI_OUT_EN_BACKTOP_BACKTOP12_MASK : max96792_regs.h
• CSI_OUT_EN_BACKTOP_BACKTOP12_POS : max96792_regs.h
• CSI_VCX_EN_MIPI_TX_1_MIPI_TX10_ADDR : max96792_regs.h
• CSI_VCX_EN_MIPI_TX_1_MIPI_TX10_MASK : max96792_regs.h
• CSI_VCX_EN_MIPI_TX_1_MIPI_TX10_POS : max96792_regs.h
• CSI_VCX_EN_MIPI_TX_2_MIPI_TX10_ADDR : max96792_regs.h
• CSI_VCX_EN_MIPI_TX_2_MIPI_TX10_MASK : max96792_regs.h
• CSI_VCX_EN_MIPI_TX_2_MIPI_TX10_POS : max96792_regs.h
• CSIPLLU_LOCK_BACKTOP_BACKTOP1_ADDR : max96792_regs.h
• CSIPLLU_LOCK_BACKTOP_BACKTOP1_MASK : max96792_regs.h
• CSIPLLU_LOCK_BACKTOP_BACKTOP1_POS : max96792_regs.h
• CSIPLLX_LOCK_BACKTOP_BACKTOP1_ADDR : max96792_regs.h
• CSIPLLX_LOCK_BACKTOP_BACKTOP1_MASK : max96792_regs.h
• CSIPLLX_LOCK_BACKTOP_BACKTOP1_POS : max96792_regs.h
• CSIPLLY_LOCK_BACKTOP_BACKTOP1_ADDR : max96792_regs.h
• CSIPLLY_LOCK_BACKTOP_BACKTOP1_MASK : max96792_regs.h
• CSIPLLY_LOCK_BACKTOP_BACKTOP1_POS : max96792_regs.h
• CSIPLLZ_LOCK_BACKTOP_BACKTOP1_ADDR : max96792_regs.h
• CSIPLLZ_LOCK_BACKTOP_BACKTOP1_MASK : max96792_regs.h
• CSIPLLZ_LOCK_BACKTOP_BACKTOP1_POS : max96792_regs.h
• CTRL1_CSI_ERR_H_MIPI_RX_MIPI_RX20_ADDR : max96793_regs.h
• CTRL1_CSI_ERR_H_MIPI_RX_MIPI_RX20_ALL_MASK : max96793_regs.h
• CTRL1_CSI_ERR_H_MIPI_RX_MIPI_RX20_FRAME_CNT_ERR_MASK : max96793_regs.h
• CTRL1_CSI_ERR_H_MIPI_RX_MIPI_RX20_FRAME_CNT_ERR_POS : max96793_regs.h
• CTRL1_CSI_ERR_H_MIPI_RX_MIPI_RX20_MASK : max96793_regs.h
• CTRL1_CSI_ERR_H_MIPI_RX_MIPI_RX20_PKT_TERM_EARLY_ERR_MASK : max96793_regs.h
• CTRL1_CSI_ERR_H_MIPI_RX_MIPI_RX20_PKT_TERM_EARLY_ERR_POS : max96793_regs.h
• CTRL1_CSI_ERR_H_MIPI_RX_MIPI_RX20_POS : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_1B_ECC_ERR_MASK : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_1B_ECC_ERR_POS : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_2B_ECC_ERR_MASK : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_2B_ECC_ERR_POS : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_ADDR : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_CRC_ERR_MASK : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_CRC_ERR_POS : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_MASK : max96793_regs.h
• CTRL1_CSI_ERR_L_MIPI_RX_MIPI_RX19_POS : max96793_regs.h
• CTRL1_DESKEWEN_MIPI_RX_MIPI_RX1_ADDR : max96793_regs.h
• CTRL1_DESKEWEN_MIPI_RX_MIPI_RX1_MASK : max96793_regs.h
• CTRL1_DESKEWEN_MIPI_RX_MIPI_RX1_POS : max96793_regs.h
• CTRL1_FE_CNT_H_MIPI_RX_EXT3_EXT7_ADDR : max96793_regs.h
• CTRL1_FE_CNT_H_MIPI_RX_EXT3_EXT7_MASK : max96793_regs.h
• CTRL1_FE_CNT_H_MIPI_RX_EXT3_EXT7_POS : max96793_regs.h
• CTRL1_FE_CNT_L_MIPI_RX_EXT3_EXT6_ADDR : max96793_regs.h
• CTRL1_FE_CNT_L_MIPI_RX_EXT3_EXT6_MASK : max96793_regs.h
• CTRL1_FE_CNT_L_MIPI_RX_EXT3_EXT6_POS : max96793_regs.h
• CTRL1_FS_CNT_H_MIPI_RX_EXT3_EXT5_ADDR : max96793_regs.h
• CTRL1_FS_CNT_H_MIPI_RX_EXT3_EXT5_MASK : max96793_regs.h
• CTRL1_FS_CNT_H_MIPI_RX_EXT3_EXT5_POS : max96793_regs.h
• CTRL1_FS_CNT_L_MIPI_RX_EXT3_EXT4_ADDR : max96793_regs.h
• CTRL1_FS_CNT_L_MIPI_RX_EXT3_EXT4_MASK : max96793_regs.h
• CTRL1_FS_CNT_L_MIPI_RX_EXT3_EXT4_POS : max96793_regs.h
• CTRL1_FS_VC_SEL_MIPI_RX_EXT3_EXT8_ADDR : max96793_regs.h
• CTRL1_FS_VC_SEL_MIPI_RX_EXT3_EXT8_MASK : max96793_regs.h
• CTRL1_FS_VC_SEL_MIPI_RX_EXT3_EXT8_POS : max96793_regs.h
• CTRL1_NUM_LANES_MIPI_RX_MIPI_RX1_ADDR : max96793_regs.h
• CTRL1_NUM_LANES_MIPI_RX_MIPI_RX1_MASK : max96793_regs.h
• CTRL1_NUM_LANES_MIPI_RX_MIPI_RX1_POS : max96793_regs.h
• CTRL1_VC_MAP0_MIPI_RX_MIPI_RX21_ADDR : max96793_regs.h
• CTRL1_VC_MAP0_MIPI_RX_MIPI_RX21_MASK : max96793_regs.h
• CTRL1_VC_MAP0_MIPI_RX_MIPI_RX21_POS : max96793_regs.h
• CTRL1_VC_MAP10_MIPI_RX_EXT_EXT2_ADDR : max96793_regs.h
• CTRL1_VC_MAP10_MIPI_RX_EXT_EXT2_MASK : max96793_regs.h
• CTRL1_VC_MAP10_MIPI_RX_EXT_EXT2_POS : max96793_regs.h
• CTRL1_VC_MAP11_MIPI_RX_EXT_EXT3_ADDR : max96793_regs.h
• CTRL1_VC_MAP11_MIPI_RX_EXT_EXT3_MASK : max96793_regs.h
• CTRL1_VC_MAP11_MIPI_RX_EXT_EXT3_POS : max96793_regs.h
• CTRL1_VC_MAP12_MIPI_RX_EXT_EXT4_ADDR : max96793_regs.h
• CTRL1_VC_MAP12_MIPI_RX_EXT_EXT4_MASK : max96793_regs.h
• CTRL1_VC_MAP12_MIPI_RX_EXT_EXT4_POS : max96793_regs.h
• CTRL1_VC_MAP13_MIPI_RX_EXT_EXT5_ADDR : max96793_regs.h
• CTRL1_VC_MAP13_MIPI_RX_EXT_EXT5_MASK : max96793_regs.h
• CTRL1_VC_MAP13_MIPI_RX_EXT_EXT5_POS : max96793_regs.h
• CTRL1_VC_MAP14_MIPI_RX_EXT_EXT6_ADDR : max96793_regs.h
• CTRL1_VC_MAP14_MIPI_RX_EXT_EXT6_MASK : max96793_regs.h
• CTRL1_VC_MAP14_MIPI_RX_EXT_EXT6_POS : max96793_regs.h
• CTRL1_VC_MAP15_MIPI_RX_EXT_EXT7_ADDR : max96793_regs.h
• CTRL1_VC_MAP15_MIPI_RX_EXT_EXT7_MASK : max96793_regs.h
• CTRL1_VC_MAP15_MIPI_RX_EXT_EXT7_POS : max96793_regs.h
• CTRL1_VC_MAP1_MIPI_RX_MIPI_RX22_ADDR : max96793_regs.h
• CTRL1_VC_MAP1_MIPI_RX_MIPI_RX22_MASK : max96793_regs.h
• CTRL1_VC_MAP1_MIPI_RX_MIPI_RX22_POS : max96793_regs.h
• CTRL1_VC_MAP2_MIPI_RX_MIPI_RX23_ADDR : max96793_regs.h
• CTRL1_VC_MAP2_MIPI_RX_MIPI_RX23_MASK : max96793_regs.h
• CTRL1_VC_MAP2_MIPI_RX_MIPI_RX23_POS : max96793_regs.h
• CTRL1_VC_MAP3_MIPI_RX_MIPI_RX60_ADDR : max96793_regs.h
• CTRL1_VC_MAP3_MIPI_RX_MIPI_RX60_MASK : max96793_regs.h
• CTRL1_VC_MAP3_MIPI_RX_MIPI_RX60_POS : max96793_regs.h
• CTRL1_VC_MAP4_MIPI_RX_MIPI_RX61_ADDR : max96793_regs.h
• CTRL1_VC_MAP4_MIPI_RX_MIPI_RX61_MASK : max96793_regs.h
• CTRL1_VC_MAP4_MIPI_RX_MIPI_RX61_POS : max96793_regs.h
• CTRL1_VC_MAP5_MIPI_RX_MIPI_RX62_ADDR : max96793_regs.h
• CTRL1_VC_MAP5_MIPI_RX_MIPI_RX62_MASK : max96793_regs.h
• CTRL1_VC_MAP5_MIPI_RX_MIPI_RX62_POS : max96793_regs.h
• CTRL1_VC_MAP6_MIPI_RX_MIPI_RX63_ADDR : max96793_regs.h
• CTRL1_VC_MAP6_MIPI_RX_MIPI_RX63_MASK : max96793_regs.h
• CTRL1_VC_MAP6_MIPI_RX_MIPI_RX63_POS : max96793_regs.h
• CTRL1_VC_MAP7_MIPI_RX_EXT_EXT00_ADDR : max96793_regs.h
• CTRL1_VC_MAP7_MIPI_RX_EXT_EXT00_MASK : max96793_regs.h
• CTRL1_VC_MAP7_MIPI_RX_EXT_EXT00_POS : max96793_regs.h
• CTRL1_VC_MAP8_MIPI_RX_EXT_EXT0_ADDR : max96793_regs.h
• CTRL1_VC_MAP8_MIPI_RX_EXT_EXT0_MASK : max96793_regs.h
• CTRL1_VC_MAP8_MIPI_RX_EXT_EXT0_POS : max96793_regs.h
• CTRL1_VC_MAP9_MIPI_RX_EXT_EXT1_ADDR : max96793_regs.h
• CTRL1_VC_MAP9_MIPI_RX_EXT_EXT1_MASK : max96793_regs.h
• CTRL1_VC_MAP9_MIPI_RX_EXT_EXT1_POS : max96793_regs.h
• CTRL1_VC_MAP_EN_MIPI_RX_MIPI_RX0_ADDR : max96793_regs.h
• CTRL1_VC_MAP_EN_MIPI_RX_MIPI_RX0_MASK : max96793_regs.h
• CTRL1_VC_MAP_EN_MIPI_RX_MIPI_RX0_POS : max96793_regs.h
• CTRL1_VCX_EN_MIPI_RX_MIPI_RX1_ADDR : max96793_regs.h
• CTRL1_VCX_EN_MIPI_RX_MIPI_RX1_MASK : max96793_regs.h
• CTRL1_VCX_EN_MIPI_RX_MIPI_RX1_POS : max96793_regs.h
• CTRL_AUTO_FAULT_RDBK : ad5421.h
• CTRL_ENABLE : ad9361.h
• CTRL_GPIO_EXTRA : parameters.h
• CTRL_GPIO_NUMBER : parameters.h
• CTRL_GPIO_OPS : parameters.h
• CTRL_GPIO_PORT : parameters.h
• CTRL_ONCHIP_ADC : ad5421.h
• CTRL_SEL_ADC_INPUT : ad5421.h
• CTRL_SPI_WATCHDOG : ad5421.h
• CURRENT_CHA_ADC_FS_CODE : common_data.h
• CURRENT_CHB_ADC_FS_CODE : common_data.h
• CURRENT_LIMIT_SINK : common_data.h
• CURRENT_LIMIT_SOURCE : common_data.h
• CURRENT_PEAK_DETECT_MODE : ade9078.h
• current_pqm_attributes : iio_pqm.c
• CURRENT_RMS_FS_CODE : common_data.h
• CURRENT_SCALE : iio_pqm.h
• CURRERROR_H : ad9144.h, ad9152.h
• CurrMuteState : transmitter.h
• CURROVER : ad9144.h, ad9152.h
• CURRUNDER : ad9144.h, ad9152.h
• CUSTOPMODE : ad9144.h, ad9152.h
• CXTP_A_TCTRL_CTRL1_ADDR : max96792_regs.h, max96793_regs.h
• CXTP_A_TCTRL_CTRL1_MASK : max96792_regs.h, max96793_regs.h
• CXTP_A_TCTRL_CTRL1_POS : max96792_regs.h, max96793_regs.h
• CXTP_B_TCTRL_CTRL1_ADDR : max96792_regs.h
• CXTP_B_TCTRL_CTRL1_MASK : max96792_regs.h
• CXTP_B_TCTRL_CTRL1_POS : max96792_regs.h
• CYCLIC : axi_dmac.h
• cyclic_transfer : axi_dmac.h